原标题：Cadence Integrity 3D-IC 平台通过 TSMC 3DFabric 产品认证

Cadence Integrity 3D-IC平台通过TSMC 3DFabric产品认证，标志着Cadence与TSMC在3D集成电路（3D-IC）设计领域内的紧密合作取得了重要进展。以下是基于参考文章中的相关数字和信息，对这一认证事件的清晰归纳：

1. 平台与技术的融合：

• Cadence Integrity 3D-IC平台是一个完整的解决方案，集系统规划、封装和系统级分析功能于一体，旨在提供无缝的设计创建和签核流程。

• TSMC 3DFabric技术是TSMC在先进封装和3D硅堆叠技术领域的综合技术系列，涵盖了集成扇出（InFO）、基板上晶圆上芯片（CoWoS）和系统整合芯片（TSMC-SoIC）等技术。

• Cadence Integrity 3D-IC平台通过TSMC 3DFabric产品认证，意味着这两个平台在技术上实现了良好的融合，能够共同支持高效的3D-IC设计。

2. 技术认证的重要性：

• 获得TSMC 3DFabric技术认证，证明了Cadence Integrity 3D-IC平台在设计质量和可靠性方面达到了TSMC的高标准。

• 这一认证确保了Cadence平台与TSMC 3DFabric技术的无缝对接，为设计师提供了更加稳定、可靠的设计环境。

1. 优化的设计流程：

• Cadence Integrity 3D-IC平台经过TSMC 3DFabric技术的认证，能够提供经过优化的设计流程，支持复杂系统的3D前端设计分区，并加速设计周转时间。

• 利用这些设计流程，客户能够加速先进的多芯片封装设计开发，以应对面向新兴的5G、AI、手机、超大规模计算和物联网应用。

2. 广泛的应用领域：

• 3D-IC技术被广泛应用于5G、AI、超大规模计算、物联网和手机等领域。Cadence与TSMC的合作，将进一步推动这些领域的技术发展，提升产品的性能和可靠性。

3. 数字信息：

• Cadence的Integrity 3D-IC平台已经通过所有最新TSMC 3DFabric产品的认证，包括InFO、CoWoS和TSMC-SoIC技术。

• Cadence Tempus Timing Signoff Solution时序签核解决方案进行了优化升级，以支持新的堆叠静态时序分析（STA）签核方法，进一步缩短设计周期。

综上所述，Cadence Integrity 3D-IC平台通过TSMC 3DFabric产品认证，为设计师提供了更加高效、可靠的3D-IC设计解决方案，推动了3D集成电路技术的发展和应用。