Cadence LPDDR5X 片上存储器接口IP由经过硅验证的 PHY 和控制器组成，以高达 8533 Mbps 的数据速率运行。新 IP 比上一代 LPDDR IP 快 33%，并具有可扩展且适应性强的架构，可连接到符合 JEDEC JESD209-5B 标准的 LPDDR5X DRAM 设备。它还基于最新的DFI 5.1规范，并支持各种片上总线。

　　LPDDR5X 内存在移动市场之外开辟了各种高带宽应用，通常由 LPDDR 内存提供服务，包括高级驾驶辅助系统 (ADAS)、自动驾驶、低端边缘 AI 和网络。Cadence LPDDR5X IP 通过灵活的平面图设计选项，为这些应用和其他应用提供下一代 SoC 设计。此外，新架构允许根据各个应用要求微调功耗和性能。

　　在 8533 Mpbs 下，设计 IP 支持 JEDEC JESD209-5B 标准定义的最快数据速率。LPDDR5X PHY 和控制器已通过 Cadence 针对 LPDDR5X 的验证 IP (VIP) 验证，可提供快速的 IP 和 SoC 验证收敛。LPDDR5X 版 Cadence VIP 包括从 IP 到系统级验证的完整解决方案，包括 DFI VIP、LPDDR5X 内存模型和系统性能分析仪。