产品分类

本发明提出的基带信号成型滤波方法,旨在提供一种既能完成基带信号成型滤波又能降低FPGA逻辑资源的方法.本发明通过下述技术方案予以实现:在FPGA中,根据基带信号成型滤波时对数据流上采样并内插0的特点,将输入到FIR滤波器的原始数据bit流,按插值为0的上采样率M进行内插形成内插0的数据序列x(n),再将输入FIR滤波器滤波的数据序列x(n)～x(0),按照M分段作为状态机参数;根据非零数据以及对应的FIR滤波器系数计算状态机覆盖的M个数据的卷积和;x(i)为非零数据,h(i)为非零数据对应的FIR滤波器系数,x(i)与h(i)相乘作为状态机覆盖区域数据卷积和;将所有状态机卷积和计算结果通过加法树完成求和即可完成x(n)的FIR滤波.