机载TM总线接口设计方案

引言

TM（Test and Maintenance，测试与维护）总线是用于电子设备的子系统和模块的测试、诊断与维护的标准底板总线，是针对模块和子系统而提出的一项新的检测技术。在第四代战机如F-22中，TM总线已得到广泛应用。本文旨在详细介绍一种机载TM总线接口的设计方案，包括优选元器件的选型、器件作用、选择理由以及元器件在方案中的功能，并生成相应的电路框图。

系统概述

TM总线采用主从式工作方式，系统中存在一个TM总线主设备和多个TM总线从设备。从设备在主设备的命令下工作，测试数据通过主/从模块的控制器经USB接口进行数据传输、采集、处理后，送入计算机。各模块通过TM总线控制器挂接到TM总线上，系统硬件设计包括总线控制器、USB接口平台及PC连接几个部分。

优选元器件选型及理由

TM总线控制器

选型：可编程逻辑器件（FPGA）

理由：FPGA具有高度的灵活性和可编程性，能够根据TM总线协议的要求进行定制设计。它可以实现复杂的逻辑功能，如数据串/并格式转换、奇偶校验检查、命令译码等，满足TM总线接口对高性能、高可靠性的要求。

功能：FPGA在TM总线接口中作为主/从一体化TM总线控制器，负责接收和发送TM总线上的数据，执行命令译码，并将处理后的数据通过USB接口传输到上位机。

USB接口芯片

选型：ISP1581

理由：ISP1581是Philips公司的高速USB接口芯片，符合USB2.0规范。它内部集成了数据收发器、串行接口引擎（SIE）、并行接口引擎（PIE）、FIFO存储器（8KB）、存储管理单元（MMU）、微控制器接口和DMA（直接内存访问）管理器，功能强大且易于使用。其外部电路接口简单，且内部不带有微控制器，需外接，方便与FPGA等其他器件进行连接。

功能：ISP1581在TM总线接口中负责实现USB接口与FPGA之间的数据传输。它通过16位数据总线与FPGA相连，接收FPGA处理后的数据，并将其转换为USB格式的数据传输到上位机。同时，它也能接收上位机通过USB接口发送的数据，并将其转换为FPGA可识别的格式。

微控制器

选型：AT89C52单片机

理由：AT89C52单片机是一种常用的8位微控制器，具有低功耗、高性能、易于编程等特点。它能够与ISP1581等USB接口芯片进行良好的配合，实现数据的DMA传输和控制。此外，AT89C52单片机还具有丰富的外设接口和中断系统，方便与其他器件进行连接和通信。

功能：AT89C52单片机在TM总线接口中负责控制数据的DMA传输。它与ISP1581通过高速并行接口进行通信，当FPGA的FIFO满标志为1时，单片机给ISP1581发送请求有效信号、写信号和写周期信号，给FIFO发送读请求信号和读周期信号。当读出的数据达到预定的数目时，单片机把ISP1581请求信号设置为无效，等待下一组存储数据。

电路框图

+----------------+									  +----------------+

|	  PC	   |									  |	 FPGA	   |

+----------------+									  +----------------+

	|													   |

	| USB接口											   | 16位数据总线

	|													   |

+----------------+									  +----------------+

|  ISP1581   |									  |   AT89C52   |

+----------------+									  +----------------+

	|													   |

	| 并行接口											   | 控制信号

	|													   |

+----------------+									  +----------------+

|   TIU	   |									  |   FIFO	   |

+----------------+									  +----------------+

	|													   |

	| TM总线											   | 数据存储

	|													   |

+----------------+									  +----------------+

| 从设备1	  |									  | 从设备2	  |

+----------------+									  +----------------+

电路框图说明：

• PC：上位机，负责接收和显示TM总线接口传输的数据。

• FPGA：主/从一体化TM总线控制器，负责接收和发送TM总线上的数据，执行命令译码，并与ISP1581进行数据传输。

• ISP1581：USB接口芯片，负责实现USB接口与FPGA之间的数据传输。

• AT89C52：微控制器，负责控制数据的DMA传输。

• TIU：传输接口单元，完成TM总线协议及实现主从模块间的数据通信。

• FIFO：先进先出存储器，用于缓存FPGA处理后的数据。

• 从设备1和从设备2：TM总线从设备，在主设备的命令下工作。

元器件功能详细说明

FPGA

FPGA在TM总线接口中作为主/从一体化TM总线控制器，其核心功能包括：

• 数据接收与发送：通过TM总线接口接收从设备发送的数据，并将处理后的数据发送到上位机。

• 命令译码：对接收到的TM总线命令进行译码，确定需要执行的操作。

• 数据格式转换：实现数据串/并格式转换，以满足不同设备之间的数据传输要求。

• 奇偶校验检查：对接收到的数据进行奇偶校验检查，确保数据的正确性。

• 与ISP1581通信：通过16位数据总线与ISP1581进行数据传输，实现与上位机的通信。

ISP1581

ISP1581在TM总线接口中作为USB接口芯片，其核心功能包括：

• USB接口实现：提供符合USB2.0规范的USB接口，实现与上位机的连接。

• 数据收发：接收FPGA处理后的数据，并将其转换为USB格式的数据传输到上位机；同时接收上位机通过USB接口发送的数据，并将其转换为FPGA可识别的格式。

• FIFO存储器：内部集成8KB的FIFO存储器，用于缓存数据，提高数据传输效率。

• DMA管理器：支持DMA传输模式，减少CPU的干预，提高数据传输速度。

AT89C52

AT89C52在TM总线接口中作为微控制器，其核心功能包括：

• DMA传输控制：控制数据的DMA传输，提高数据传输效率。

• 中断处理：响应FPGA等器件产生的中断信号，及时处理数据传输过程中的各种事件。

• 外设接口：提供丰富的外设接口，方便与其他器件进行连接和通信。

• 程序控制：运行固件程序，实现TM总线接口的各种功能。

TIU

TIU在TM总线接口中作为传输接口单元，其核心功能包括：

• TM总线协议实现：完成TM总线协议的实现，确保主从设备之间的正常通信。

• 数据通信：实现主从模块间的数据通信，包括数据的发送和接收。

• 状态机控制：通过链路层状态机控制命令的接收和应答的传送。

• 错误处理：对通信过程中出现的错误进行处理和报告。

FIFO

FIFO在TM总线接口中作为先进先出存储器，其核心功能包括：

• 数据缓存：缓存FPGA处理后的数据，提高数据传输的连续性和稳定性。

• 读写控制：根据FPGA和AT89C52的控制信号进行数据的读写操作。

• 容量管理：管理FIFO的存储容量，确保不会出现数据溢出或丢失的情况。

方案实施步骤

硬件设计

1. FPGA设计：根据TM总线协议的要求，使用VHDL或Verilog HDL等硬件描述语言设计FPGA的逻辑功能。

2. USB接口设计：选择ISP1581作为USB接口芯片，设计其与FPGA之间的连接电路。

3. 微控制器设计：选择AT89C52作为微控制器，设计其与ISP1581之间的连接电路，并编写固件程序实现DMA传输控制等功能。

4. TIU设计：设计TIU的电路结构，实现TM总线协议及数据通信功能。

5. FIFO设计：选择合适的FIFO存储器芯片，设计其与FPGA和AT89C52之间的连接电路。

软件设计

1. FPGA固件开发：编写FPGA的固件程序，实现数据接收与发送、命令译码、数据格式转换等功能。

2. USB固件开发：编写ISP1581的固件程序，实现USB接口的数据收发、FIFO存储管理等功能。

3. AT89C52固件开发：编写AT89C52的固件程序，实现DMA传输控制、中断处理等功能。

4. 上位机软件开发：编写上位机软件，实现与TM总线接口的通信、数据显示等功能。

测试与验证

1. 功能测试：对TM总线接口的各项功能进行测试，确保其能够正常工作。

2. 性能测试：测试TM总线接口的数据传输速度、稳定性等性能指标，确保其满足设计要求。

3. 兼容性测试：测试TM总线接口与不同型号和品牌的上位机、从设备之间的兼容性。

4. 可靠性测试：对TM总线接口进行长时间运行测试，确保其具有较高的可靠性。

结论

本文详细介绍了一种机载TM总线接口的设计方案，包括优选元器件的选型、器件作用、选择理由以及元器件在方案中的功能，并生成了相应的电路框图。通过该设计方案，可以实现TM总线接口的高效、稳定、可靠运行，满足机载航空电子系统对测试与维护总线的需求。未来，随着航空电子技术的不断发展，TM总线接口的设计方案也将不断优化和完善，以适应更加复杂和严苛的应用环境。