应用领域：通信广电

方案类型：模块板卡

主控芯片：FPGA

方案概述

此方案已经是量产的成型产品，当然也可以按照具体的需求来更改设计

具体详谈

具体参数如下：

支持的工作频段：70MHz——6GHz(具体频段出厂前设定)

lCOFDM调制参数：

可配置卷积编码比率：1/2，2/3，3/4，5/6，7/8

可配置的调制方式：QPSK/QAM16/QAM64

可配置的 IFFT模式：2K/8K

可配置的保护间隔：1/4，1/8，1/16，1/32

可配置的带宽：2MHz~8MHz可调，1KHz步进

可配置的 RF输出功率：-5dbm ~ -94dbm

l供电电压 5.5V~16V

接收模块

接收模块实现 COFDM无线信号接收解调功能;

l 双天线接收，SMA天线接口

l 接收频段：160MHz~860MHz

l 接收灵敏度：QPSK 8MHz时-97±1dbm，QPSK 6MHz时-98±1dbm

l 支持高速移动接收(最大移动时速可达 230公里)

l 支持的参数：

ü IFFT：2K，8K

ü 保护间隔：1/4, 1/8, 1/16, 1/32

ü FEC：1/2, 2/3, 3/4, 5/6, 7/8

ü 调制映射：QPSK, QAM16, QAM64

ü 带宽：1.8MHz~8MHz，步进 0.1MHz

FPGA

FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA工作原理

FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个概念，内部包括可配置逻辑模块CLB(Configurable Logic Block)、输入输出模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。 现场可编程门阵列(FPGA)是可编程器件，与传统逻辑电路和门阵列(如PAL，GAL及CPLD器件)相比，FPGA具有不同的结构。FPGA利用小型查找表(16×1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

电源类型

FPGA电源要求输出电压范围从1.2V到5V，输出电流范围从数十毫安到数安培。可用三种电源：低压差(LDO)线性稳压器、开关式DC-DC稳压器和开关式电源模块。最终选择何种电源取决于系统、系统预算和上市时间要求。

如果电路板空间是首要考虑因素，低输出噪声十分重要，或者系统要求对输入电压变化和负载瞬变做出快速响应，则应使用LDO稳压器。LDO功效比较低(因为是线性稳压器)，只能提供中低输出电流。输入电容通常可以降低LDO输入端的电感和噪声。LDO输出端也需要电容，用来处理系统瞬变，并保持系统稳定性。也可以使用双输出LDO，同时为VCCINT和VCCO供电。

如果在设计中效率至关重要，并且系统要求高输出电流，则开关式稳压器占优势。开关电源的功效比高于LDO，但其开关电路会增加输出噪声。与LDO不同，开关式稳压器需利用电感来实现DC-DC转换。

要求

为确保正确上电，内核电压VCCINT的缓升时间必须在制造商规定的范围内。对于一些FPGA，由于VCCINT会在晶体管阈值导通前停留更多时间，因此过长的缓升时间可能会导致启动电流持续较长时间。如果电源向FPGA提供大电流，则较长的上电缓升时间会引起热应力。ADI公司的DC-DC稳压器提供可调软启动，缓升时间可以通过外部电容进行控制。缓升时间典型值在20ms至100ms范围内。

许多FPGA没有时序控制要求，因此VCCINT、VCCO和VCCAUX可以同时上电。如果这一点无法实现，上电电流可以稍高。时序要求依具体FPGA而异。对于一些FPGA，必须同时给VCCINT和VCCO供电。对于另一些FPGA，这些电源可按任何顺序接通。多数情况下，先给VCCINT后给VCCO供电是一种较好的做法。

当VCCINT在0.6V至0.8V范围内时，某些FPGA系列会产生上电涌入电流。在此期间，电源转换器持续供电。这种应用中，因为器件需通过降低输出电压来限制电流，所以不推荐使用返送电流限制。但在限流电源解决方案中，一旦限流电源所供电的电路电流超过设定的额定电流，电源就会将该电流限制在额定值以下。

配电结构

对于高速、高密度FPGA器件，保持良好的信号完整性对于实现可靠、可重复的设计十分关键。适当的电源旁路和去耦可以改善整体信号完整性。如果去耦不充分，逻辑转换将会影响电源和地电压，导致器件工作不正常。此外，采用分布式电源结构也是一种主要解决方案，给FPGA供电时可以将电源电压偏移降至最低。

在传统电源结构中，AC/DC或DC/DC转换器位于一个地方，并提供多 个输出电压，在整个系统内分配。这种设计称为集中式电源结构(CPA)，见左图。以高电流分配低电压时，铜线或PCB轨道会产生严重的电阻损耗，CPA就会发生问题。

CPA的替代方案是分布式电源结构(DPA)，见左图。采用DPA时，整个系统内仅分配一个半稳压的DC电压，各DC/DC转换器(线性或开关式)与各负载相邻。DPA中，DC/DC转换器与负载(例如FPGA)之间的距离近得多，因而线路电阻和配线电感引起的电压下降得以减小。这种为负载提供本地电源的方法称为负载点(POL)。

芯片结构

主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和DSP)的硬核(ASIC型)模块。如图1-1所示(注：图1-1只是一个示意图，实际上每一个系列的FPGA都有其相应的内部结构)，FPGA芯片主 要由7部分完成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。

图1-1 FPGA芯片的内部结构

每个模块的功能如下：

1. 可编程输入输出单元(IOB)

可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求，其示意结构如图1-2所示。FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。I/O口的频率也越来越高，一些高端的FPGA通过DDR寄存器技术可以支持高达2Gbps的数据速率。

图1-2 典型的IOB内部结构示意图

外部输入信号可以通过IOB模块的存储单元输入到FPGA的内部，也可以直接输入FPGA 内部。当外部输入信号经过IOB模块的存储单元输入到FPGA内部时，其保持时间(Hold Time)的要求可以降低，通常默认为0。

为了便于管理和适应多种电器标准，FPGA的IOB被划分为若干个组(bank)，每个bank的接口标准由其接口电压VCCO决定，一个bank只能有 一种VCCO，但不同bank的VCCO可以不同。只有相同电气标准的端口才能连接在一起，VCCO电压相同是接口标准的基本条件。

2. 可配置逻辑块(CLB)

CLB是FPGA内的基本逻辑单元。CLB的实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个可配置开关矩阵，此矩阵由4或6个输入、一些选型电路(多路复用器等)和触发器组成。开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。在Xilinx公司的FPGA器件中，CLB由多个(一般为4个或2个)相同的Slice和附加逻辑构成，如图1-3所示。每个CLB模块不仅可以用于实现组合逻辑、时序逻辑，还可以配置为分布式RAM和分布式ROM。

图1-3 典型的CLB结构示意图

Slice是Xilinx公司定义的基本逻辑单位，其内部结构如图1-4所示，一个Slice由两个4输入的函数、进位逻辑、算术逻辑、存储逻辑和函数复用器组成。算术逻辑包括一个异或门(XORG)和一个专用与门(MULTAND)，一个异或门可以使一个Slice实现 2bit全加操作，专用与门用于提高乘法器的效率;进位逻辑由专用进位信号和函数复用器(MUXC)组成，用于实现快速的算术加减法操作;4输入函数发生 器用于实现4输入LUT、分布式RAM或16比特移位寄存器(Virtex-5系列芯片的Slice中的两个输入函数为6输入，可以实现6输入LUT或 64比特移位寄存器);进位逻辑包括两条快速进位链，用于提高CLB模块的处理速度。

图1-4 典型的4输入Slice结构示意图

3. 数字时钟管理模块(DCM)

业内大多数FPGA均提供数字时钟管理(Xilinx的全部FPGA均具有这种特性)。Xilinx推出最先进的FPGA提供数字时钟管理和相位环路锁定。相位环路锁定能够提供精确的时钟综合，且能够降低抖动，并实现过滤功能。

4.嵌入式块RAM(BRAM)

大多数FPGA都具有内嵌的块RAM，这大大拓展了FPGA的应用范围和灵活性。块RAM可被配置为单端口RAM、双端口RAM、内容地址存储器 (CAM)以及FIFO等常用存储结构。RAM、FIFO是比较普及的概念，在此就不冗述。CAM存储器在其内部的每个存储单元中都有一个比较逻辑，写入 CAM中的数据会和内部的每一个数据进行比较，并返回与端口数据相同的所有数据的地址，因而在路由的地址交换器中有广泛的应用。除了块RAM，还可以将 FPGA中的LUT灵活地配置成RAM、ROM和FIFO等结构。在实际应用中，芯片内部块RAM的数量也是选择芯片的一个重要因素。

单片块RAM的容量为18k比特，即位宽为18比特、深度为1024，可以根据需要改变其位宽和深度，但要满足两个原则：首先，修改后的容量(位宽 深度)不能大于18k比特;其次，位宽最大不能超过36比特。当然，可以将多片块RAM级联起来形成更大的RAM，此时只受限于芯片内块RAM的数量，而不再受上面两条原则约束。

5. 丰富的布线资源

布线资源连通FPGA内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。FPGA芯片内部有着丰富的布线资源，根据工艺、长度、宽度和分布位置的不同而划分为4类不同的类别。第一类是全局布线资源，用于芯片内部全局时钟和全局复位/置位的布线;第二类是长线资源，用以完成芯片 Bank间的高速信号和第二全局时钟信号的布线;第三类是短线资源，用于完成基本逻辑单元之间的逻辑互连和布线;第四类是分布式的布线资源，用于专有时钟、复位等控制信号线。

在实际中设计者不需要直接选择布线资源，布局布线器可自动地根据输入逻辑网表的拓扑结构和约束条件选择布线资源来连通各个模块单元。从本质上讲，布线资源的使用方法和设计的结果有密切、直接的关系。

6. 底层内嵌功能单元

内嵌功能模块主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP和CPU等软处理核(SoftCore)。越来越丰富的内嵌功能单元，使得单片FPGA成为了系统级的设计工具，使其具备了软硬件联合设计的能力，逐步向SOC平台过渡。

DLL和PLL具有类似的功能，可以完成时钟高精度、低抖动的倍频和分频，以及占空比调整和移相等功能。Xilinx公司生产的芯片上集成了 DLL，Altera公司的芯片集成了PLL，Lattice公司的新型芯片上同时集成了PLL和DLL。PLL 和DLL可以通过IP核生成的工具方便地进行管理和配置。DLL的结构如图1-5所示。

图1-5 典型的DLL模块示意图

7. 内嵌专用硬核

内嵌专用硬核是相对底层嵌入的软核而言的，指FPGA处理能力强大的硬核(Hard Core)，等效于ASIC电路。为了提高FPGA性能，芯片生产商在芯片内部集成了一些专用的硬核。例如：为了提高FPGA的乘法速度，主流的FPGA 中都集成了专用乘法器;为了适用通信总线与接口标准，很多高端的FPGA内部都集成了串并收发器(SERDES)，可以达到数十Gbps的收发速度。

Xilinx公司的高端产品不仅集成了Power PC系列CPU，还内嵌了DSP Core模块，其相应的系统级设计工具是EDK和Platform Studio，并依此提出了片上系统(System on Chip)的概念。通过PowerPC、Microblaze、Picoblaze等平台，能够开发标准的DSP处理器及其相关应用，达到SOC的开发目的。

基本特点

1)采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。

2)FPGA可做其它全定制或半定制ASIC电路的中试样片。

3)FPGA内部有丰富的触发器和I/O引脚。

4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

5) FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。

加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。

FPGA应用

电路设计

连接逻辑，控制逻辑是FPGA早期发挥作用比较大的领域也是FPGA应用的基石.事实上在电路设计中应用FPGA的难度还是比较大的这要求开发者要具备相应的硬件知识(电路知识)和软件应用能力(开发工具)这方面的人才总是紧缺的，往往都从事新技术，新产品的开发成功的产品将变成市场主流基础产品供产品设计者应用在不远的将来，通用和专用IP的设计将成为一个热门行业!搞电路设计的前提是必须要具备一定的硬件知识.在这个层面，干重于学，当然，快速入门是很重要的，越好的位子越不等人电路开发是黄金饭碗.

产品设计

把相对成熟的技术应用到某些特定领域如通讯，视频，信息处理等等开发出满足行业需要并能被行业客户接受的产品这方面主要是FPGA技术和专业技术的结合问题，另外还有就是与专业客户的界面问题产品设计还包括专业工具类产品及民用产品，前者重点在性能，后者对价格敏感产品设计以实现产品功能为主要目的，FPGA技术是一个实现手段在这个领域，FPGA因为具备接口，控制，功能IP，内嵌CPU等特点有条件实现一个构造简单，固化程度高，功能全面的系统产品设计将是FPGA技术应用最广大的市场，具有极大的爆发性的需求空间产品设计对技术人员的要求比较高，路途也比较漫长不过现在整个行业正处在组建"首发团队"的状态，只要加入，前途光明产品设计是一种职业发展方向定位，不是简单的爱好就能做到的!产品设计领域会造就大量的企业和企业家，是一个发展热点和机遇。

系统级

系统级的应用是FPGA与传统的计算机技术结合，实现一种FPGA版的计算机系统如用Xilinx　V-4,V-5系列的FPGA，实现内嵌POWER　PC　CPU,然后再配合各种外围功能，实现一个基本环境，在这个平台上跑LINUX等系统，这个系统也就支持各种标准外设和功能接口(如图象接口)了这对于快速构成FPGA大型系统来讲是很有帮助的。这种"山寨"味很浓的系统早期优势不一定很明显，类似ARM系统的境况但若能慢慢发挥出FPGA的优势，逐渐实现一些特色系统也是一种发展方向。若在系统级应用中，开发人员不具备系统的扩充开发能力，只是搞搞编程是没什么意义的，当然设备驱动程序的开发是另一种情况，搞系统级应用看似起点高，但不具备深层开发能力，很可能会变成爱好者，就如很多人会做网页但不能称做会编程。类似以上是几点个人观点，希望能帮助想学FPGA但很茫然无措的人理一理思路。这是一个不错的行业，有很好的个人成功机会。但也肯定是一个竞争很激烈的行业，关键看的就是速度和深度当然还有市场适应能力。

cofdm介绍

OFDM可很好地解决多径环境中的信道选择性衰落，但对信道平坦性衰落(即各载波的幅度服从瑞利分布的衰落)，尚未得到较好的克服。用信道编码来解决这一问题的OFDM称为COFDM(Coded OFDM)。其基本原理是将频率选择性衰落信道(频率域)与时变平坦衰落信道(时间域)结合在一起形成时间—频率域。在此域中，高比特率的待调制信号按照一定的规则划分后再进行时间、频率的交错分布。然后再用卷积码将它们相连，这样可使编码后数据信号所受到的衰落具有统计独立性。如果信号在某一载波处受到一个负回波损失，从统计上说在另外的载波上会出现一个正回波，两者相互补偿抵消。从而提高OFDM系统的抗误码性能。

cofdm技术优势

优点

(1) 在窄带带宽下也能够发出大量的数据：COFDM技术能同时分开至少1000个数字信号，而且在干扰的信号周围可以安全运行的能力将直接威胁到目前市场上已经开始流行的CDMA技术的进一步发展壮大的态势，正是由于具有了这种特殊的信号“穿透能力”使得COFDM技术深受欧洲通信营运商以及手机生产商的喜爱和欢迎，例如加利福尼亚Cisco系统公司、纽约Flarion工学院以及朗讯工学院等开始使用，在加拿大Wi-LAN工学院也开始使用这项技术。

(2) COFDM技术能够持续不断地监控传输介质上通信特性的突然变化：由于通信路径传送数据的能力会随时间发生变化，所以COFDM能动态地与之相适应，并且接通和切断相应的载波以保证持续地进行成功的通信;

(3) 该技术可以自动地检测到传输介质下哪一个特定的载波存在高的信号衰减或干扰脉冲，然后采取合适的调制措施来使指定频率下的载波进行成功通信;

(4) COFDM技术特别适合使用在高层建筑物、居民密集和地理上突出的地方以及将信号散播的地区。高速的数据传播及数字语音广播都希望降低多径效应对信号的影响。

(5) 可以有效地对抗信号波形间的干扰，适用于多径环境和衰落信道中的高速数据传输。当信道中因为多径传输而出现频率选择性衰落时，只有落在频带凹陷处的子载波以及其携带的信息受影响，其他的子载波未受损害，因此系统总的误码率性能要好得多。

(6) 通过各个子载波的联合编码，具有很强的抗衰落能力。COFDM技术本身已经利用了信道的频率分集，如果衰落不是特别严重，就没有必要再加时域均衡器。通过将各个信道联合编码，则可以使系统性能得到提高。

(7) COFDM技术抗窄带干扰性很强，因为这些干扰仅仅影响到很小一部分的子信道。

(8) 可以选用基于IFFT/FFT的OFDM实现方法;

(9) 信道利用率很高，这一点在频谱资源有限的无线环境中尤为重要;当子载波个数很大时，系统的频谱利用率趋于2Baud/Hz。

COFDM技术在无线图像传输方面应用有以下独特的优势：

1、 非可视和有阻挡的环境中应用，卓越的“绕射”与“穿透”能力使得适合在城区、城郊、建筑物内实现无线图像实时传输传统的微波设备，必须在可视条件(既收发两点之间必须无阻挡)下才能建立无线链接通道，所以使用中受环境制约较大，需要提前考察应用环境，选择、测试收发点，调整天线的方向，架设天线的高度测算等，工作量非常大，也相当繁琐，不仅直接限制音视频的传输与接收，而且系统的可靠性、工作效率也大打折扣。

COFDM无线图像设备则彻底改变了这种局面。因其多载波等技术特点，COFDM设备具备“非视距”、“绕射”传输的优势，在城区、山地、建筑物内外等不能可视及有阻挡的环境中，该设备能够以高概率实现图像的稳定传输，不受环境影响或受环境影响小。系统采用全向天线，可以在最短的时间内架设无线传输链路，采集端和接收端也可以随意移动，不受方向的限制，系统简单、可靠，应用灵活。

2、 适合于高速移动中无线传输实时的图像，可在车辆、船舶、直升机等平台上使用微波(数字微波、扩频微波)、无线LAN等设备因其技术体制的原因，无法独立实现采集端和接收端在高速的移动过程中实时传输图像。在车辆、船舶上应用微波和无线LAN等设备进行无线图像传输时，通常的方案是再配置附加的“伺服稳定”装置，以解决电磁波定向、跟踪、稳定等问题，但是也仅仅能在一定条件下实现移动点对固定点的传输，并且图像常常会出现中断，严重影响传输接收的效果。工程复杂，可靠性降低，造价极高。

但对于COFDM设备，它不需要任何附加装置，就可实现固定——移动，移动——移动间的使用，非常适合安装到车辆、船舶、直升机等移动平台上。不仅传输具有高可靠性，而且表现出很高的性价比。

3、传输带宽高，适合高码流、高画质的音视频传输，图像码流一般可大于4M bps高码流、高画质的音视频数据流对编码、信道速率要求十分高。一般的数字微波，扩频微波传输链路中，虽然采用MPEG-2编码，但信道多采用2M速率，如E1，使得解码后的图像分辨率可以达到720×576，但是图像压缩码流只有1M左右，无法满足接收端后期音视频分析、存储、编辑等具体的要求。

COFDM技术每个子载波可以选择QPSK、16QAM、64QAM等高速调制，合成后的信道速率一般均大于4M bps。因此，可以传输MPEG-2中4:2:0、4:2:2等高质量编解码图像，接收端图像分辨率可达到720×576或720×480，码流可以在6M左右，接收后的图像质量接近DVD画质，完全可以满足接收端后期音视频分析、存储、编辑等具体的要求。

4、在复杂电磁环境中，COFDM具备优异的抗干扰性能对抗频率选择性衰落或窄带干扰及信号波形间的干扰性能优越，通过各个子载波的联合编码，具有很强的抗衰落能力。在单载波系统中(如数字微波,扩频微波等)，单个衰落或干扰能够导致整个通讯链路失败，但是在多载波COFDM系统中，仅仅有很小一部分子载波会受到干扰，并且这些子信道还可以采用纠错码来进行纠错，确保传输的低误码率。

COFDM无线传输技术在视频监控中的应用

采用COFDM技术的无线图像传输方案，具有良好的非视距传输和高速移动传输性能，能提供DVD质量的实时图像和声音。通过车载或便携式设备可灵活、迅速地将现场实况声像直接传输或通过转信台、光纤网等传输回至指挥中心。设备可与其他微波、卫星、光纤通讯设备组建远距离链路，建设实用有效的图像传输系统。COFDM技术的无线图像传输设备主要应用环境为：城市建筑物阻挡环境，楼宇之间，建筑物内外，建筑物地下到地面之间; 移动中使用; 海上图像、空中图像传输等。是国内公安、部队、武警、消防、人防(民防)、水利、海事、海关、广播电视等行业在安全保卫、野战指挥、任务侦察、灾难救援、现场转播等任务中急需的高性能无线图像传输设备。

hanhsx无线图像实时传输监控系统，采用了COFDM技术，能够确保高速移动、抗衰落及多径干扰下的稳定传输与实时监控(移动速率可达150公里/小时)，提供广播级DVD质量的高清晰图像，强大的非视距传输能力，非常适合称为难度极大的“峡谷通信”的城市阻挡环境应用，无需天线定向。产品具有如下特性：音视频数字化传输，实时图像传输，采集发射端体积小，机动性强，灵活方便，可手持使用，可加密传输，保密性好，链路传输距离可以达到10KM-50KM。

该产品广泛应用于公安、消防、交警、人防应急、城管执法、环保监控、消防应急、水利防汛、电力抢险、铁路抢险、海事执法、海监巡查、海关边防、码头监控、森林防火、油田防盗、军事侦察等领域,适合城区、海上、山地等多种复杂环境中高质量图像的实时移动传输与监控。