原标题：基于PCI9656和MAXII EPM1270实现数据接收卡的应用方案

基于PCI 9656和MAX II EPM1270实现数据接收卡的应用方案

引言

在数字信号处理系统中，数据传输是核心环节之一，其效率直接影响整个系统的性能。PCI（Peripheral Component Interconnect）作为一种成熟的总线标准，广泛应用于各种系统的数据传输中。CompactPCI标准更是结合了PCI的电气特性和优良的机械特性，在工业环境中应用广泛。本文将详细介绍基于PCI 9656和MAX II EPM1270实现数据接收卡的应用方案，并详细阐述主控芯片型号及其在设计方案中的作用。

一、主控芯片型号及其作用

1. PCI 9656

型号概述：
PCI 9656是PLX公司专为高速PCI（CompactPCI）总线应用设计的通用I/O芯片。它支持66MHz、64bit的PCI R2.2规范，并提供了兼容PICMG 2.1 R2.0规范的CompactPCI Hot Swap接口。该芯片具备出色的数据传输性能，能够满足大多数高速数字系统的需求。

功能特点：

• 高速传输能力：PCI 9656在PCI总线上提供了528MB/s的突发传输速度，在局部总线上达到264MB/s，适合高速数据传输应用。

• 多种数据传输模式：支持Direct Master、Direct Slave以及DMA（Direct Memory Access）三种功能模式下的数据传输。DMA模式包括常规的块模式和集散模式，支持以DREQ#、DASK#信号请求、应答的命令模式（Demand mode），适用于实时数据传输。

• 丰富的数据通道：具有6条独立的数据通道，每个通道均配备深FIFO，有效提升了总线的突发传输性能。

• 灵活的总线配置：局部总线支持66MHz、32bit（支持0“66MHz、8/16bit），并可根据需要配置为M模式、C模式或J模式，以适应不同的嵌入式处理器。

• 兼容性与易用性：配置寄存器与PCI 9054、PCI 9056兼容，方便原有设计的移植。

在设计方案中的作用：
PCI 9656作为数据接收卡的核心接口芯片，负责PCI总线和局部总线之间的数据传输。通过Direct Master和Direct Slave模式，它能够将数据从局部总线传输到PCI总线或从PCI总线传输到局部总线。同时，通过DMA模式，PCI 9656能够高效地实现大量数据的直接内存访问，减轻CPU的负担，提高数据传输效率。

2. MAX II EPM1270

型号概述：
MAX II EPM1270是Altera公司推出的一款高性能复杂可编程逻辑器件（CPLD）。该器件采用先进的MAX II架构，具有低功耗、高密度的特点，非常适合用于接口间的控制协议转换和数据传输控制。

功能特点：

• 高密度逻辑资源：提供丰富的逻辑单元（LUTs）和I/O资源，满足复杂逻辑控制的需求。

• 低功耗设计：相比传统CPLD，MAX II系列在功耗方面表现出色，适用于对功耗有严格要求的场景。

• 易用性：支持多种编程语言和开发工具，如Quartus II软件，方便用户进行逻辑设计和仿真调试。

• 高性能接口：提供高速、灵活的接口，支持多种通信协议和数据传输模式。

在设计方案中的作用：
MAX II EPM1270在数据接收卡中作为逻辑控制模块的核心，负责实现FIFO到PCI 9656局部总线间的数据传输控制。通过编程，EPM1270能够完成复杂的数据传输逻辑控制，包括读写操作、数据校验、中断处理等。同时，EPM1270还负责响应PCI 9656的控制信号，确保数据传输的准确性和可靠性。

二、设计方案详述

1. 系统架构

基于PCI 9656和MAX II EPM1270的数据接收卡系统架构如图1所示。该系统主要包括以下几个部分：

• PCI 9656接口芯片：负责PCI总线和局部总线之间的数据传输。

• MAX II EPM1270逻辑控制模块：实现FIFO到PCI 9656局部总线间的数据传输控制。

• FIFO缓存：采用高速、低功耗的IDT 72T36135M芯片，提供数据缓存功能，以缓解数据传输过程中的瓶颈问题。

• 差分信号转换模块：使用Ti公司的LVDT386和390芯片，将差分信号转换为单端信号，以便后续处理。

• 时钟驱动模块：ICS553时钟驱动器为PCI 9656、逻辑控制模块和FIFO提供同步时钟信号。

• 初始化配置芯片：采用Microchip 93LC56B芯片，在系统上电时初始化PCI 9656的内部配置寄存器。

2. 数据传输逻辑

在数据接收卡中，数据传输过程主要利用PCI 9656的Direct Slave和DMA模式。具体逻辑如下：

• Direct Slave模式：用于PCI（CompactPCI）到局部总线的数据传输。当PCI总线上有数据需要传输到局部总线时，PCI 9656通过Direct Slave模式将数据写入FIFO缓存中。同时，MAX II EPM1270监测PCI 9656的控制信号，并控制FIFO的读写操作，确保数据的正确传输。

• DMA模式：当需要传输大量数据时，采用DMA模式以提高传输效率。PCI 9656通过DMA通道直接将数据从PCI总线传输到局部总线的FIFO缓存中，无需CPU干预。MAX II EPM1270负责监控DMA传输过程，并在传输完成后产生中断信号通知CPU。

3. 逻辑控制实现

在逻辑控制部分，MAX II EPM1270通过编程实现FIFO到PCI 9656局部总线间的数据传输控制。具体实现包括以下几个方面：

• 初始化配置：在系统上电时，通过Microchip 93LC56B芯片初始化PCI 9656的内部配置寄存器，确保PCI 9656正常工作。

• 读写操作控制：MAX II EPM1270监测PCI 9656的控制信号（如ADS#、Blast#、LW/R#、Wait#、Ready#等），并根据这些信号控制FIFO的读写操作。在读操作中，EPM1270从FIFO中读取数据并准备发送给PCI 9656；在写操作中，EPM1270将数据写入FIFO缓存中等待PCI 9656读取。

• 数据传输逻辑：根据数据传输需求，选择合适的传输模式（如Single cycle mode、Burst-4 mode或Continuous burst mode）。在Continuous burst模式下，MAX II EPM1270能够高效地利用局部总线带宽，实现多数据的连续突发传输。

• 中断处理：在数据传输过程中，如果发生异常情况（如FIFO溢出或空），MAX II EPM1270将产生中断信号（如EOT#）通知CPU进行处理。

4. 性能优化与测试

为确保数据接收卡的性能满足设计要求，需要进行一系列的性能优化和测试工作。具体包括以下几个方面：

• 优化数据传输逻辑：通过调整数据传输模式和参数，优化数据传输效率。例如，在数据量较大的情况下，采用DMA模式以提高传输速度；在实时性要求较高的场景下，采用Demand mode以快速响应数据传输请求。

• 测试数据传输性能：使用专业的测试工具对数据传输性能进行测试，包括传输速率、传输延迟、数据完整性等指标。通过测试结果分析，找出性能瓶颈并进行优化。

• 可靠性测试：在恶劣的工作环境下进行可靠性测试，如高温、低温、电磁干扰等环境。通过长时间运行测试，验证数据接收卡的稳定性和可靠性。

三、结论

基于PCI 9656和MAX II EPM1270实现的数据接收卡应用方案具有高效、可靠、易于实现等优点。通过采用高速PCI接口芯片和高性能CPLD逻辑控制模块，该方案能够满足大多数高速数字系统的数据传输需求。同时，通过优化数据传输逻辑和进行严格的性能测试，可以确保数据接收卡的性能达到设计要求。在未来的应用中，该方案可以进一步扩展和升级，以适应更广泛的应用场景和更高的性能要求。