原标题：西门子与台积电深化合作，不断攀登设计工具认证高峰

西门子与台积电深化合作，不断攀登设计工具认证高峰，这一合作体现在多个方面，包括EDA（电子设计自动化）产品的工艺认证、先进封装技术的支持以及测试解决方案的开发等。以下是对这一合作的具体分析：

一、EDA产品工艺认证

西门子与台积电在EDA产品工艺认证方面取得了显著成果。西门子EDA产品线中的多个关键产品已经成功通过台积电最新工艺技术的认证，包括：

• Calibre nmPlatform：这是一款用于IC sign-off（集成电路签核）的领先物理验证解决方案，已经获得了台积电N2、N3E、N3P和N4P等先进工艺的认证。Calibre nmPlatform包括Calibre nmDRC、Calibre YieldEnhancer、Calibre PERC和Calibre nmLVS等多个软件，这些软件共同构成了强大的物理验证平台，有助于客户在最新的工艺节点上实现高质量的芯片设计。

• Analog FastSPICE平台：该平台专为纳米级模拟、射频（RF）、混合信号、存储器和定制数字电路提供快速电路验证。它已成功获得台积电N5A、N3E、N3P和N2等工艺的认证，为客户提供了强大的电路验证能力。

• mPower模拟软件：该软件适用于使用台积电N4P工艺的晶体管级电迁移和IR下降（EM/IR）验证，进一步扩展了西门子在模拟验证领域的优势。

二、先进封装技术支持

西门子与台积电在先进封装技术方面也展开了深入合作。西门子成功满足了台积电尖端3DFabric设计流程的设计要求，包括对其Xpedition Package Designer（xPD）工具的改进，以支持使用自动避免和校正功能进行扇出型晶圆级封装（InFO）设计规则处理。此外，Calibre 3DSTACK、DRC和LVS等EDA工具也获得了台积电最新的3DFabric技术（包括InFO、CoWoS和TSMC-SoIC）的支持与认证，有助于缩短客户的设计和签核周期，并减少与人工干预相关的错误。

三、测试解决方案开发

为了支持台积电的3D硅堆叠架构，西门子还开发了可测试性设计（DFT）流程。西门子的Tessent软件提供了基于层次化DFT、SSN（Streaming Scan Network）、增强型TAP（测试接入端口）和IEEE 1687 IJTAG（内部联合测试行动小组）网络技术的领先DFT解决方案。这些解决方案符合IEEE 1838标准，具备可扩展、灵活性和易用性等特点，有助于客户优化与IC测试技术相关的资源。

四、合作成果与展望

西门子与台积电的合作不仅体现在上述具体的产品和技术认证上，还体现在双方共同推动芯片创新、加速客户产品上市速度等方面。西门子IC-EDA执行副总裁Joe Sawicki表示：“台积电的创新速度令人瞩目，我们很荣幸能与这个合作伙伴合作，为我们的众多共同客户谋福利。”未来，随着半导体技术的不断发展，西门子与台积电的合作还将继续深化，共同推动芯片设计行业的进步和发展。

综上所述，西门子与台积电在EDA产品工艺认证、先进封装技术支持和测试解决方案开发等方面展开了深入合作，并取得了显著成果。这些合作不仅提升了双方的技术实力和市场竞争力，也为全球芯片设计行业的创新和发展做出了重要贡献。