原标题：max II EPM240 三色LED灯板硬件（protel原理图+PCB+cpld逻辑工程源码）

　　EPM240开发板，红绿蓝三色LED灯，24个三色灯，多种色彩组合，PWM 色彩控制，毕业设计，创意灯。提供硬件，支持自主开发，创意无限。提供JTAG接口，支持逻辑下载。

　　技术资料:

　　1、Protel 99SE 版原理图及PCB图，可以用Altium Designer 软件打开及编辑，及焊接BOM文件；

　　2、Verilog HDL 代码工程， 工程版本为Quartus II 10.1 ；

　　`timescale 1ns/100ps

　　module love_heart(

　　clk,

　　resetb,

　　key_in_a,

　　key_in_b,

　　led_out_b,

　　led_out_r,

　　led_out_g

　　);

　　input clk;

　　input resetb;

　　input key_in_a;

　　input key_in_b;

　　output[23:0] led_out_b;

　　output[23:0] led_out_r;

　　output[23:0] led_out_g;

　　reg[23:0] led_out_b;

　　reg[23:0] led_out_r;

　　reg[23:0] led_out_g;

　　//*****************************led_counter*********************************

　　reg[31:0] led_counter;

　　always@(posedge clk or negedge resetb)

　　begin

　　if (!resetb) led_counter <=0;

　　else led_counter <= led_counter +1'b1;

　　end

　　//*********************led_out_b**********************************

　　always@(posedge clk or negedge resetb)

　　begin

　　if (!resetb) led_out_b <=24'hffffff;

　　else

　　case(led_counter[29:25])

　　5'h01: led_out_b <=24'h000000;

　　5'h02: led_out_b <=24'hffffff;

　　5'h07: led_out_b <=24'h000000;

　　5'h08: led_out_b <=24'hffffff;

　　5'h09: led_out_b <=24'h000000;

　　5'h0a: led_out_b <=24'hffffff;

　　5'h0b: led_out_b <=24'hffffff;

　　5'h0c: led_out_b <=24'hffffff;

　　5'h0d: led_out_b <=24'h000000;

　　5'h0e: led_out_b <=24'hffffff;

　　5'h11: led_out_b <=24'h000fff;

　　5'h12: led_out_b <=24'hffffff;

　　5'h13: led_out_b <=24'hffffff;

　　5'h14: led_out_b <=24'hffffff;

　　5'h15: led_out_b <=24'hfff000;

　　5'h16: led_out_b <=24'hffffff;

　　5'h17: led_out_b <=24'h00ffff;

　　5'h18: led_out_b <=24'hffffff;

　　5'h19: led_out_b <=24'h0000ff;

　　5'h1a: led_out_b <=24'hffffff;

　　5'h1b: led_out_b <=24'h00ff00;

　　5'h1c: led_out_b <=24'hffffff;

　　5'h1d: led_out_b <=24'hff00ff;

　　5'h1e: led_out_b <=24'hffffff;

　　default: led_out_b <= 24'hffffff;

　　endcase

　　end

　　//*********************led_out_r**********************************

　　always@(posedge clk or negedge resetb)

　　begin

　　if (!resetb) led_out_r <=24'hffffff;

　　else

　　case(led_counter[29:25])

　　5'h03: led_out_r <=24'h000000;

　　5'h04: led_out_r <=24'hffffff;

　　5'h07: led_out_r <=24'h000000;

　　5'h08: led_out_r <=24'hffffff;

　　5'h09: led_out_r <=24'hffffff;

　　5'h0a: led_out_r <=24'hffffff;

　　5'h0b: led_out_r <=24'h000000;

　　5'h0c: led_out_r <=24'hffffff;

　　5'h0d: led_out_r <=24'h000000;

　　5'h0e: led_out_r <=24'hffffff;

　　5'h11: led_out_r <=24'hfff000;

　　5'h12: led_out_r <=24'hffffff;

　　5'h13: led_out_r <=24'hfff000;

　　5'h14: led_out_r <=24'hffffff;

　　5'h15: led_out_r <=24'h000fff;

　　5'h16: led_out_r <=24'hffffff;

　　5'h17: led_out_r <=24'hff00ff;

　　5'h18: led_out_r <=24'hffffff;

　　5'h19: led_out_r <=24'h00ff00;

　　5'h1a: led_out_r <=24'hffffff;

　　5'h1b: led_out_r <=24'h0f0f0f;

　　5'h1c: led_out_r <=24'hffffff;

　　5'h1d: led_out_r <=24'hf0f0f0;

　　5'h1e: led_out_r <=24'hffffff;

　　default: led_out_r <= 24'hffffff;

　　endcase

　　end

　　//*********************led_out_g**********************************

　　always@(posedge clk or negedge resetb)

　　begin

　　if (!resetb) led_out_g <=24'hffffff;

　　else

　　case(led_counter[29:25])

　　5'h05: led_out_g <=24'h000000;

　　5'h06: led_out_g <=24'hffffff;

　　5'h07: led_out_g <=24'hffffff;

　　5'h08: led_out_g <=24'hffffff;

　　5'h09: led_out_g <=24'h000000;

　　5'h0a: led_out_g <=24'hffffff;

　　5'h0b: led_out_g <=24'h000000;

　　5'h0c: led_out_g <=24'hffffff;

　　5'h0d: led_out_g <=24'h000000;

　　5'h0e: led_out_g <=24'hffffff;

　　5'h11: led_out_g <=24'hffffff;

　　5'h12: led_out_g <=24'hffffff;

　　5'h13: led_out_g <=24'h000fff;

　　5'h14: led_out_g <=24'hffffff;

　　5'h15: led_out_g <=24'hffffff;

　　5'h16: