一、偏置电路

有自生偏置和混合偏置两种方法，表1电路I利用漏极电ID通过Rs所产生的IdRs作为生偏置电压，即Ugs=-IdRso可以稳定工作点。|IdRs|越大，稳定性能越好，但过负的偏置电压，会使管子进入夹断而不能工作。若采用如表2和表3混合偏置电路就可以克服上述缺陷。它们是由自生偏压和外加偏置组成的混合偏置，由于外加偏压EdRp(Rp为分压系数)提高了栅极电位，以便于选用更大的IdRs来稳定工作点，电路2、3中Rg的作用是提高电路输入电阻

二、图解法

用图解法求电路的静态工作点如下：

常用场效应管放大电路

(1)写出直流负载线的方程为：Uds=Ed-Id(Rd+Rs)=15-3.2Id

令ID=0，则UDS=15伏，在横坐标上标出N点，又令UDS=0，得ID=4.7毫安，在纵坐标上标出M点，将M、连接成直线，则MN就是直流负载线。

(2)画栅漏特性(转移特性)：根据负载线与各条漏极特性曲线的交点坐标，画出如下图B左边所示的ID=f(UGS)曲线称为栅漏特性。

(3)通过栅漏特性坐标原点作Tga=1/Rs的栅极回路负载线，它与栅漏特性相交于Q，再过Q点作横轴平行线，与栅漏负载线相交于Q’。由静态工作点Q和Q’读出：IDQ=2.5毫安，UGSQ=-3伏，UDSG=7伏，表1中的图解法与此相同。

三、等效电路分析法

场效应管的微变等电路示于下图，由场效应管放大电路写成等效电路的具体例子可参阅表一。根据等到效电路求电压放大倍数及输入，输出电阻的方法与晶体管电路相同。

功率场效应管具有开关速度快，导通电阻小等优点，因此在开关电源，马达控制等电子系统中的应用越来越广。通常在实际的设计过程中，电子工程师对其的驱动电路以及驱动电路的参数调整并不是十分关注，尤其是从来没有基于场效应管内部的微观结构去考虑驱动电路的设计，导致在实际的应用中，场效应管产生一定的失效率。本文将讨论这些细节的问题，从而优化场效应管的驱动性能，提高整个系统的可靠性。

功率场效应管的栅极模型

通常从外部来看，场效应管是一个独立的器件，事实上，在其内部，由许多个单元(小的场效应管)并联组成,图1(a)为NCE7190内部显微结构图，其内部的栅极等效模型如图1(b)所示。场效应管的结构确定了其栅极电路为RC网络。

在场效应管关断过程中，场效应管的栅极电压VGS下降，从其等效模型可以得出，在晶元边缘的单元首先达到栅极关断电压VTH而先关断,中间的单元由于RC网络的延迟作用而滞后达到栅极关断电压VTH而后关断。

如果场效应管所加的负载为感性负载，由于电感电流不能突变，导致流过场效应管的电流向晶元的中间流动，如图2所示。这样就会造成场效应管局部单元过热而导致场效应管局部单元损坏。如果加快场效应管的关断速度，以尽量让场效应管快速关断，不让能量产生集聚点，这样就不会因局部单元过热而损坏场效应管。注意到：场效应管的关断过程是一个由稳态向非稳态过渡的过程，与此相反，场效应管在开通时，由于负载的电流是随着单元的逐渐开通而不断增加的，因此是一个向稳态过渡的过程，不会出现关断时产生的能量集聚点。

因此，场效应管在关断时应提供足够的放电电流让其快速关断，这样做不仅是为了提高开关速度而降低开关损耗，同时也是为了让非稳态过程尽量短，不至产生局部过热点。

对于场效应管的开关速度大家应该都知道，相对于三极管已经有相当大的改善了，可以达到几百K，甚至是上M;但是想要场效应管有更高的开关速度，更小的损耗时，却有很多因素限制着场效应管的开关速度，那么有那些因素在作怪呢?

1、场效应管的G极驱动电阻引起的延时

2、PCB Layout引起的寄生电感影响驱动电流

3、场效应管封装本身引起的ESR与ESL

4、场效应管的米勒效应

但是场效应管开关频率越高，EMC越难处理。频率一高，LAYOUT就要注意。D也要加磁珠了。

1.驱动电阻可以反并二极管

2.增大驱动电阻，EMC会表现稍好一点。这个是经过验证了的。

3.驱动电流不是问题，现在就3842那么老的都有1A。专业芯片就更不用说了。

4.自己做驱动电路用变压器其实很简单的。也很便宜。老板也会很高兴。

5.场效应管本身的结电容啥的那是没得改了，出厂的时候就定下来了。只有认命了，要不就换大厂牌的，但是价格又上去了。这里面需要权衡。谁都想用RDS小的COOLMOS啊。有时候却要考虑成本。其实用COOLMOS可以适当减小发热，散热器减小，效率提高，也可以省一点成本的。

6.米勒电容，没办法啊。

7.LAYOUT的时候尽量走短一点。如果是铝基板散热就很好兼顾这点。如果是用散热片，从变压器,PWM IC到主场效应管还是有一段距离的，频率一两百K看不出来，但是频率几百K的时候就郁闷了。

高压功率器件速度越来越快，最早的SCR/BJT速度是大约4~20微秒开关速度;后来BJT/IGBT提高到150纳秒左右，现在实际可以达到8纳秒水平。在不久将来;会达到1纳秒左右。

驱动要求也越来越高;仅以驱动线长为例，早期的驱动线没啥特别要求;只要双绞就基本够用了。后来的高速IGBT/FET的栅线;除双绞外;长度被限制在10CM以内。从现在的测试看;要求未来的高速器件的驱动线被限制在1CM以内。