ic集成电路特点

1. 根据工艺和结构的不同，可将IC分为哪几类?

根据工艺和结构的不同，可将IC分为三类：

①半导体IC或称单片(Monolithic)IC，②膜IC，又可分为两种：厚膜电路，薄膜电路;③混合IC(Hybrid IC)按器件结构类型分类：双极集成电路，金属-氧化物-半导体(MOS)集成电路。

2. 用哪些技术指标描述集成电路工艺技术水平?

描述集成电路工艺技术水平的五个技术指标：集成度，特征尺寸，芯片面积，晶片直径，封装。

3. 为什么数字IC和模拟IC划分集成电路规模的标准不同?

因为数字IC中重复单元很多，而模拟IC中基本无重复单元。

4. 集成电路是哪一年由谁发明的?哪一种获得Nobel物理奖?

1958年以德克萨斯仪器公司的科学家基尔比(Clair Kilby)为首的研究小组研制出了世界上第一块集成电路，并于1959年公布了该结果。获得2000年Nobel物理奖。

5. 为什么实现社会信息化的网络及其关键部件不管是各种计算机和/或通讯机，它们的基础都是微电子?

因为其核心部件是集成电路。几乎所有的传统产业与微电子技术结合，用集成电路芯片进行智能改造，都可以使传统产业重新焕发青春。电子装备更新换代都基于微电子技术的进步，其灵巧(Smart)的程度都依赖于集成电路芯片的“智慧”程度和使用程度。

6. 采用哪些途径来提高集成度?

提高微细加工技术;芯片面积扩大 ;晶圆大直径化;简化电路结构 。

7. 21世纪硅微电子芯片将沿着哪些方向继续向前发展?

1)特征尺寸继续等比例缩小，沿着Moore定律继续高速发展;

2)片上芯片(SOC)：微电子由集成电路向集成系统(IS)发展 ;

3)赋予微电子芯片更多的“灵气” ：微机械电子系统(MEMS)和微光电机系统(MOEMS)，生物芯片(biochip);

4)硅基的量子器件和纳米器件。

8. 对如下英文单词或缩写给出简要解释：

IC集成电路(Integrated Circuit， IC)

SSI小规模集成电路(Small Scale IC，SSI)

MSI中规模集成电路(Medium Scale IC，MSI)

LSI大规模集成电路(Large Scale IC，LSI)

VLSI超大规模集成电路(Very Large Scale IC，VLSI)

ULSI特大规模集成电路(Ultra Large Scale IC，ULSI)

GSI巨大规模集成电路(Gigantic Scale IC，GSI)

Wafer晶圆片，Foundry 标准工艺加工厂或称代客加工厂IDM 集成器件制造商(IDM—Integrated Device Manufactory Co.)

IP core 知识产权核，fabless co. 无生产线公司(集成电路设计公司)，chipless co. 无芯片公司(开发知识产权核公司)，mp 微处理机，DSP数字信号处理，E2PROM 电可擦除可编程唯读存储器，Flash快闪存储器，A/D 模数转换，D/A 数模转换，SOI 绝缘衬底的硅薄膜(Silicon on Insulator)，SOS 兰宝石衬底外延硅结构(SOS-Silicon on Sapphire结构)

IC工艺

1. 硅集成电路制造工艺主要由哪几个工序组成?

1) 图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上; 2) 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等; 3) 制膜：制作各种材料的薄膜。

2. 制版的目的是什么?图形发生器(PG-pattern generator)是做什么用的设备?

制版是通过图形发生器完成图形的缩小和重复。在设计完成集成电路的版图以后，设计者得到的是一组标准的制版数据，将这组数据传送给图形发生器(一种制版设备)，图形发生器(PG-pattern generator)根据数据，将设计的版图结果分层的转移到掩模版上(掩模版为涂有感光材料的优质玻璃板)，这个过程叫初缩。

3. 图形转换工序由哪些步骤组成?

光刻与刻蚀工艺。

4. 为什么说光刻(含刻蚀)是加工集成电路微图形结构的关键工艺技术?光刻工艺包括哪些步骤?

光刻是加工集成电路微图形结构的关键工艺技术，通常，光刻次数越多，就意味着工艺越复杂。另—方面，光刻所能加工的线条越细，意味着工艺线水平越高。光刻工艺是完成在整个硅片上进行开窗的工作。过程如下：

1) 打底膜(HMDS粘附促进剂，六甲基乙硅烷(HMDS))，2)涂光刻胶， 3) 前烘， 4)对版 曝光， 5)显影， 6)坚膜， 7)刻蚀：采用干法刻蚀(Dry Etching)，8)去胶：化学方法及干法去胶。

5. 说明光刻三要素的含义。

光刻三要素：光刻胶、掩膜版和光刻机。

6. 正性胶(光致分解)和负性胶(光致聚合)各有什么特点?在VLSI工艺中通常使用那种光刻胶? AZ-1350 系列是正胶还是负胶?

正胶：曝光后可溶，负胶：曝光后不可溶。

正胶的主要优点是分辨率高，在VLSI工艺中通常使用正胶。AZ-1350 系列是正胶。

光刻胶-photoresist; 正胶和负胶：positive and negative; 掩膜版-photomask; 光刻机-lithography machine。

7.常见的光刻方法有哪几种?接触与接近式光学曝光技术各有什么优缺点?

1)接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。

2)接近式曝光：在硅片和掩膜版之间有一个很小的间隙(10～25mm)，可以大大减小掩膜版的损伤，分辨率较低。

3)投影式曝光Stepper：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式。

8. 说明图形刻蚀技术的种类与作用。

湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法。

干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。

9. 掺杂工艺有几种?为了在N型衬底上获得P型区，需掺何种杂质?为了在P型衬底上获得N型区，需掺何种杂质?热扩散与离子注入工艺各有什么优缺点?

掺杂工艺分为热扩散法掺杂和离子注入法掺杂。为了在N型衬底上获得P型区，需掺Ⅲ价元素硼杂质。为了在P型衬底上获得N型区，需掺Ⅴ价元素磷、砷杂质。所谓热扩散掺杂就是利用原子在高温下的扩散运动，使杂质原子从浓度很高的杂质源向硅中扩散并形成一定的分布。工艺相对简单，但掺杂浓度控制精确度差、位置准确度也差。离子注入是将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定。

离子注入技术以其掺杂浓度控制精确、位置准确等优点，正在取代热扩散掺杂技术，成为VLSI工艺流程中掺杂的主要技术。 但需昂贵的设备和退火工艺。由于高能粒子的撞击，导致硅结构的晶格发生损伤。为恢复晶格损伤，在离子注入后要进行退火处理，根据注入的杂质数量不同，退火温度在450℃~950℃之间，掺杂浓度大则退火温度高，反之则低。在退火的同时，掺入的杂质同时向硅体内进行再分布，如果需要，还要进行后续的高温处理以获得所需的结深和分布。

10. 通常用什么方法制作SiO2薄膜?

热氧化法：干氧氧化，水蒸汽氧化，湿氧氧化，干氧-湿氧-干氧(简称干湿干)氧化法;氢氧合成氧化;化学气相淀积法;热分解淀积法;

溅射法

11. 分别说明物理气相沉积和化学气相沉积在IC工艺中的两个应用实例。

CVD(CVD-Chimical Vapor Depositiom)是通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程，具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点。较为常见的CVD薄膜包括有： 二氧化硅(通常直接称为氧化层)， 氮化硅 ， 多晶硅， 难熔金属与这类金属之其硅化物 。

PVD(PVD-Physical Vapor Deposition)主要是一种物理制程而非化学制程。此技术一般使用氩等钝气体，在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质(通常为铝、钛或其合金)如雪片般沉积在晶圆表面。

12. 何谓场区和有源区?

一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，称为场区。有源区是制作晶体管的区域。

13. IC的后工序包括哪些步骤?

后工序包括：划片、粘片、压焊引线、封装、成品测试、老化筛选、打印包装。

14. 说明下列英文单词或缩写的含义:

PG图形发生器(pattern generator)，Stepper投影式曝光，UV紫外光(Ultraviolet)， DUV深紫外光(Deep)， EUV极紫外光(Extra)， CVD化学气相沉积，PVD物理气相沉积，APCVD常压化学气相淀积(Atmosphere Pressure)，LPCVD低压化學气相淀积(Low)，PECVD等离子增强化學气相淀积(Plasma Enhancement Chemical Vapor Deposition)， DIP双列直插式封装(dual-in-line package)，PGA插针网格阵列封装(Pin Grid Array Package)，BGA球栅阵列封装(Ball Grid Array)，SOP小外型封装(small out-line)，SOJ J型引线小外型封装(Small Out-Line J-Leaded Package)，QFP四边出脚扁平封装(quad flat package)，PLCC塑料J型有引线片式载体封装(plastic leaded chip carrier)，SMT表面安装式封装(Surface Mounted Technology)。

集成电路的基本制造工艺流程

1. 双极型IC的隔离技术主要有几种类型。

pn结隔离和绝缘介质隔离。

2. 标准隐埋集电极隔离工艺 SBC—Standard Buried Collector Process

3. pn结隔离技术有何特点?N+埋层扩散起何作用?

利用反偏pn结的高阻抗特性达到电隔离的目的。它要求隔离槽必须接电路最低电位，由于集成电路中的晶体管是三结四层结构，集成电路中各元件的端点都从上表面引出，并在上表面实现互连，为了减小晶体管集电极的串联电阻rCS，减小寄生PNP管的影响，在制作元器件的外延层和村底之间需要作N+隐埋层提供IC的低阻通路。N+埋层扩散起的作用是：减小集电极串联电阻，减小寄生PNP管的影响。为进一步降低集电极串联电阻rCS集电极接触区加磷穿透扩散(应在基区扩散之前进行)。

4. 在隔离岛上制作NPN型管的工艺流程最少需几块掩膜版?依工艺顺序写出各掩膜版的名称。

最少需六块掩膜版。

第一次光刻—N+埋层扩散，第二次光刻—P+隔离扩散，第三次光刻—P型基区扩散，第四次光刻—N+发射区扩散，第五次光刻—引线接触，第六次光刻—金属化内连线：反刻铝。

5. 对通隔离技术有何特点?

对通隔离技术可减小隔离槽的实际宽度。

6 . 简述P阱硅栅CMOS工艺流程，每次光刻的目地是什么?

1、光刻I---阱区光刻，刻出阱区注入孔

2、阱区注入及推进，形成阱区

3、去除SiO2，长薄氧，长Si3N4

4、光II---有源区光刻

5、光III---N管场区光刻，N管场区注入，以提高场开启VTF，减少闩锁效应及改善阱的接触。

6、长场氧，漂去SiO2 及Si3N4，然后长栅氧化层。

7、光Ⅳ---p管场区光刻(用光I的负版)，p管场区注入， 调节PMOS管的开启电压，然后生长多晶硅。

8、光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻

9、光Ⅵ---P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环。

10、光Ⅶ---N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。

11、长PSG(磷硅玻璃)。

12、光刻Ⅷ---引线孔光刻。PGS回流。

13、光刻Ⅸ---引线孔光刻(反刻AL)。

14、光刻Ⅹ---压焊块光刻。

ic集成电路应用

ic集成电路不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。

ic集成电路分类

一、集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。

模拟集成电路又称线性电路,用来产生、放大和处理各种模拟信号(指幅度随时间边疆变化的信号。例如半导体收音机的音频信号、录放机的磁带信号等)，其输入信号和输出信号成比例关系。

数字集成电路用来产生、放大和处理各种数字信号(指在时间上和幅度上离散取值的信号。例如VCD、DVD重放的音频信号和视频信号)。

二、按集成度高低不同，可分为小规模、中规模、大规模及超大规模集成电路四类。

对模拟集成电路，由于工艺要求较高、电路又较复杂，所以一般认为集成50个以下元器件为小规模集成电路，集成50-100个元器件为中规模集成电路，集成100个以上的元器件为大规模集成电路。

对数字集成电路，一般认为集成1～10等效门/片或10～100个元件/片为小规模集成电路，集成10～100个等效门/片或100～1000元件/片为中规模集成电路，集成100～10,000个等效门/片或1000～100,000个元件/片为大规模集成电路，集成10,000以上个等效门/片或100,000以上个元件/片为超大规模集成电路。

三、按其制作工艺不同，可分为半导体集成电路、膜集成电路和混合集成电路三类。

半导体集成电路是采用半导体工艺技术，在硅基片上制作包括电阻、电容、三极管、二极管等元器件并具有某种电路功能的集成电路;膜集成电路是在玻璃或陶瓷片等绝缘物体上，以“膜”的形式制作电阻、电容等无源器件。无源元件的数值范围可以作得很宽，精度可以作得很高。但目前的技术水平尚无法用“膜”的形式制作晶体二极管、三极管等有源器件，因而使膜集成电路的应用范围受到很大的限制。在实际应用中，多半是在无源膜电路上外加半导体集成电路或分立元件的二极管、三极管等有源器件，使之构成一个整体，这便是混合集成电路。根据膜的厚薄不同，膜集成电路又分为厚膜集成电路(膜厚为1μm～10μm)和薄膜集成电路(膜厚为1μm以下)两种。在家电维修和一般性电子制作过程中遇到的主要是半导体集成电路、厚膜电路及少量的混合集成电路。

四、按导电类型不同，分为双极型集成电路和单极型集成电路两类。

双极型集成电路频率特性好，但功耗较大，而且制作工艺复杂，绝大多数模拟集成电路以及数字集成电路中的TTL、ECL、HTL、LSTTL、STTL型属于这一类。

单极型集成电路工作速度低，但输人阻抗高、功耗小、制作工艺简单、易于大规模集成，其主要产品为MOS型集成电路。MOS电路又分为NMOS、PMOS、CMOS型。

(1)NMOS集成电路是在半导体硅片上，以N型沟道MOS器件构成的集成电路;参加导电的是电子。

(2)PMOS型是在半导体硅片上，以P型沟道MOS器件构成的集成电路;参加导电的是空穴。

(3)CMOS型是由NMOS晶体管和PMOS晶体管互补构成的集成电路称为互补型MOS集成电路，简写成CMOS集成电路。

五、按用途可分为电视机用集成电路、音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑(微机)用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。

1.电视机用集成电路包括行、场扫描集成电路、中放集成电路、伴音集成电路、彩色解码集成电路、AV/TV转换集成电路、开关电源集成电路、遥控集成电路、丽音解码集成电路、画中画处理集成电路、微处理器(CPU)集成电路、存储器集成电路等。

2.音响用集成电路包括AM/FM高中频电路、立体声解码电路、音频前置放大电路、音频运算放大集成电路、音频功率放大集成电路、环绕声处理集成电路、电平驱动集成电路，电子音量控制集成电路、延时混响集成电路、电子开关集成电路等。

3.影碟机用集成电路有系统控制集成电路、视频编码集成电路、MPEG解码集成电路、音频信号处理集成电路、音响效果集成电路、RF信号处理集成电路、数字信号处理集成电路、伺服集成电路、电动机驱动集成电路等。

4.录像机用集成电路有系统控制集成电路、伺服集成电路、驱动集成电路、音频处理集成电路、视频处理集成电路。

六、按应用领域分可分为标准通用集成电路和专用集成电路。

七、按外形分可分为圆形(金属外壳晶体管封装型,一般适合用于大功率)、扁平型(稳定性好,体积小)和双列直插型。

ic集成电路的封装种类

1、BGA

BGA的全称是Ball Grid Array(球栅阵列结构的PCB)，它是集成电路采用有机载板的一种封装法。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm的360引脚BGA仅为31mm见方;而引脚中心距为0.5mm的304引脚QFP为40mm见方。而且BGA不用担心QFP那样的引脚变形问题。 该封装是美国Motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI厂家正在开发500引脚的BGA。 BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC和GPAC)。

优点：①封装面积减少;②功能加大，引脚数目增多;③PCB板溶焊时能自我居中，易上锡;④可靠性高;⑤电性能好，整体成本低。

2、BQFP

(quad flat package with bumper)

带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC等电路中采用此封装。引脚中心距0.635mm，引脚数从84到196左右(见QFP)。

3、C-

(ceramic)表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。

4、Cerdip

用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为DIP-G(G即玻璃密封的意思)。

5、Cerquad

表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP等的逻辑LSI电路。带有窗口的Cerquad用于封装EPROM电路。散热性比塑料QFP好，在自然空冷条件下可容许1.5～2W的功率。但封装成本比塑料QFP高3～5倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm等多种规格。引脚数从32到368。

带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM的微机电路等。此封装也称为QFJ、QFJ-G(见QFJ)。

6、COB

(chip on board)

板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与 基 板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用 树脂覆 盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和 倒片 焊技术。

7、DFP

(dual flat package)

双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。

8、DIC

(dual in-line ceramic package)

陶瓷DIP(含玻璃密封)的别称(见DIP).

9、DIL

(dual in-line)

DIP的别称(见DIP)。欧洲半导体厂家多用此名称。

10、DIP

(dual in-line package)

双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加 区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。

11、DSO

(dual small out-lint)

双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。

12、DICP (dual tape carrier package)

双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为 定制品。另外，0.5mm厚的存储器LSI簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机 械工 业)会标准规定，将DICP命名为DTP。

13、DIP

(dual tape carrier package)

日本电子机械工业会标准对DTCP 的命名(见DTCP)。

14、FP

(flat package)

扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。

15、flip-chip

倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸 点 与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积最小、最薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。

16、FQFP

(fine pitch quad flat package)

小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。

17、CPAC

(globe top pad array carrier)

美国Motorola 公司对BGA 的别称(见BGA)。

18、CQFP

(quad fiat package with guard ring)

带保护环的四侧引脚扁平封装。塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。 在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装 在美国Motorola 公司已批量生产。引脚中心距0.5mm，引脚数最多为208 左右。

19、H-

(with heat sink)

表示带散热器的标记。例如，HSOP 表示带散热器的SOP。

20、pin grid array

(surface mount type)

表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得 不 怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。

21、JLCC

(J-leaded chip carrier)

J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。

22、LCC

(Leadless chip carrier)

无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是 高 速和高频IC 用封装，也称为陶瓷QFN 或QFN-C(见QFN)。

23、LGA

(land grid array)

触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻 抗 小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用 。预计 今后对其需求会有所增加。

24、LOC

(lead on chip)

芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片 的 中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。

25、LQFP

(low profile quad flat package)

薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。

26、L-QUAD

陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。 封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种 封装， 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。

27、MCM

(multi-chip module)

多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可 分 为MCM-L，MCM-C 和MCM-D 三大类。 MCM-L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低 。 MCM-C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使 用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。

MCM-D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是最高的，但成本也高。

28、MFP

(mini flat package)

小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。

29、MQFP

(metric quad flat package)

按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm～2.0mm 的标准QFP(见QFP)。

30、MQUAD

(metal quad)

美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空 冷 条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产 。

31、MSP

(mini square package)

QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。

32、OPMAC(over molded pad array carrier)

模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。

33、P-

(plastic)

表示塑料封装的记号。如PDIP 表示塑料DIP。

34、PAC

(pad array carrier)

凸点陈列载体，BGA 的别称(见BGA)。

35、PCLP

(printed circuit board leadless package)

印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引脚中心距有0.55mm和0.4mm两种规格。目前正处于开发阶段。

36、PFPF

(plastic flat package)

塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。

37、PGA

(pin grid array)

陈列引脚封装。插装型封装之一，其底面的垂直引脚呈陈列状排列。封装基材基本上都采用多层陶瓷基板。在未专门表示出材料名称的情况下，多数为陶瓷PGA，用于高速大规模 逻辑 LSI 电路。成本较高。引脚中心距通常为2.54mm，引脚数从64 到447 左右。了为降低成本，封装基材可用玻璃环氧树脂印刷基板代替。也有64～256引脚的塑料PGA。 另外，还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装型PGA)。

38、piggy back

驮载封装。指配有插座的陶瓷封装，形关与DIP、QFP、QFN相似。在开发带有微机的设备时用于评价程序确认操作。例如，将EPROM插入插座进行调试。这种封装基本上都是定制品，市场上不怎么流通。

39、PLCC

(plastic leaded chip carrier)

带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形 ， 是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用，现在已经 普 及用于逻辑LSI、DLD(或程逻辑器件)等电路。引脚中心距1.27mm，引脚数从18 到84。 J 形引脚不易变形，比QFP 容易操作，但焊接后的外观检查较为困难。 PLCC 与LCC(也称QFN)相似。以前，两者的区别仅在于前者用塑料，后者用陶瓷。但现 在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PC LP、P -LCC 等)，已经无法分辨。为此，日本电子机械工业会于1988 年决定，把从四侧引出 J 形引 脚的封装称为QFJ，把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。

40、P-LCC

(plastic teadless chip carrier)(plastic leaded chip currier)

有时候是塑料QFJ 的别称，有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分

LSI 厂家用PLCC 表示带引线封装，用P-LCC 表示无引线封装，以示区别。

41、QFH

(quad flat high package)

四侧引脚厚体扁平封装。塑料QFP 的一种，为了防止封装本体断裂，QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。

42、QFI

(quad flat I-leaded packgac)

四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出，向下呈I 字 。 也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分，贴装占有面 积小 于QFP。 日立制作所为视频模拟IC 开发并使用了这种封装。此外，日本的Motorola 公司的PLL IC 也采用了此种封装。引脚中心距1.27mm，引脚数从18 于68。

43、QFJ

(quad flat J-leaded package)

四侧J形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈J字形。是日本电子机械工业会规定的名称。引脚中心距1.27mm。

材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC)，用于微机、门陈列、 DRAM、ASSP、OTP 等电路。引脚数从18至84。

陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及 带有EPROM 的微机芯片电路。引脚数从32 至84。

44、QFN

(quad flat non-leaded package)

四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN是日本电子机械工业会规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP小，高度比QFP低。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电极触点难于作到QFP的引脚那样多，一般从14到100左右。 材料有陶瓷和塑料两种。当有LCC标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。

塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外，还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P-LCC 等。

45、QFP

(quad flat package)

四侧引脚扁平封装。表面贴装型封装之一，引脚从四个侧面引出呈海鸥翼(L)型。基材有 陶 瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时， 多数情 况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。不仅用于微处理器，门陈列等数字 逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距 有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。

日本将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但现在日本电子机械工业会对QFP 的外形规格进行了重新评价。在引脚中心距上不加区别，而是根据封装本体厚度分为 QFP(2.0mm～3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。

另外，有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。 但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP，至使名称稍有一些混乱 。 QFP 的缺点是，当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已 出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP);带树脂 保护 环覆盖引脚前端的GQFP(见GQFP);在封装本体里设置测试凸点、放在防止引脚变形的专 用夹 具里就可进行测试的TPQFP(见TPQFP)。 在逻辑LSI 方面，不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为 0.4mm、引脚数最多为348 的产品也已问世。此外，也有用玻璃密封的陶瓷QFP(见Gerqa d)。

46、QFP

(FP)(QFP fine pitch)

小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm 、 0.3mm 等小于0.65mm 的QFP(见QFP)。

47、QIC

(quad in-line ceramic package)

陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。

48、QIP

(quad in-line plastic package)

塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。

49、QTCP

(quad tape carrier package)

四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利 用 TAB 技术的薄型封装(见TAB、TCP)。

50、QTP

(quad tape carrier package)

四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用 的 名称(见TCP)。

51、QUIL

(quad in-line)

QUIP 的别称(见QUIP)。

52、QUIP

(quad in-line package)

四列引脚直插式封装。引脚从封装两个侧面引出，每隔一根交错向下弯曲成四列。引脚 中 心距1.27mm，当插入印刷基板时，插入中心距就变成2.5mm。因此可用于标准印刷线路板 。是 比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采 用了些 种封装。材料有陶瓷和塑料两种。引脚数64。

53、SDIP

(shrink dual in-line package)

收缩型DIP。插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54 mm)，

因而得此称呼。引脚数从14 到90。也有称为SH-DIP 的。材料有陶瓷和塑料两种。

54、SH-DIP

(shrink dual in-line package)

同SDIP。部分半导体厂家采用的名称。

55、SIL

(single in-line)

SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。

56、SIMM

(single in-line memory module)

单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插 座 的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格 。 在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人 计算机、工作站等设备中获得广泛应用。至少有30～40%的DRAM 都装配在SIMM 里。

57、SIP

(single in-line package)

单列直插式封装。引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时 封 装呈侧立状。引脚中心距通常为2.54mm，引脚数从2 至23，多数为定制产品。封装的形 状各 异。也有的把形状与ZIP 相同的封装称为SIP。

58、SK-DIP

(skinny dual in-line package)

DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见 DIP)。

59、SL-DIP

(slim dual in-line package)

DIP 的一种。指宽度为10.16mm，引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。

60、SMD

(surface mount devices)

表面贴装器件。偶而，有的半导体厂家把SOP 归为SMD(见SOP)。

SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。

61、SOI

(small out-line I-leaded package)

I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形，中心 距 1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引 脚数 26。

62、SOIC

(small out-line integrated circuit)

SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。

63、SOJ

(Small Out-Line J-Leaded Package)

J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形，故此 得名。 通常为塑料制品，多数用于DRAM 和SRAM 等存储器LSI 电路，但绝大部分是DRAM。用SO J 封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm，引脚数从20 至40(见SIMM )。

64、SQL

(Small Out-Line L-leaded package)

按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。

65、SONF

(Small Out-Line Non-Fin)

无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别，有意 增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。

66、SOP

(small Out-Line package)

小外形封装。表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有 塑料 和陶瓷两种。另外也叫SOL 和DFP。

SOP 除了用于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10～40 的领域，SOP 是普及最广的表面贴装封装。引脚中心距1.27mm，引脚数从8 ～44。

另外，引脚中心距小于1.27mm 的SOP 也称为SSOP;装配高度不到1.27mm 的SOP 也称为 TSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。

67、SOW

(Small Outline Package(Wide-Jype))

宽体SOP。部分半导体厂家采用的名称。

ic集成电路发展简史

自1961年起，世界电子业市场总市值由$29亿增长至今时今日的$957亿。更有报告指出电子业将会是廿一世纪最大的单项工业。电子业的增长有赖更新、更好的科技发展与突破，比如无线通讯、互联网和DNA解碼。在往后的日子，随着半导体科技的发展，更多崭新的电子产品将会陆续面世。可能在不久的将来，你已经可以利用手提电话与远方的亲友进行视像会议;你的妈妈可以在下班回家途中以电话遥控家中的微波炉去制作一顿丰富的晚餐;你的自动导航器为你驾车回家，而你则可利用这段时间为明天的会议稍作准备。在美国，已有公司提供网上电影院服务，你只要安坐家中，以互联网选择想观赏的电影，就可在家中的电视收看。这一切都似是科幻小说的情节，可是我们距离新科技的突破只有一步之遥，或许新的产品已经进入实验阶段，快要推出市面呢! 可是，仍有不少问题妨碍集成电路的发展。首先，信息传播的速度最终将取决于电子流动的速度;其次，集成电路运作时所产生的热量亦不容忽视。当大量集成电路组装在一组件时，假若不能及时散热，便会出现电流失控;再者，现时集成电路所根据的原理，均是建基于经典物理学。可是当集成电路的体积日趋细小，终有一日会发展到由量子物理学所管辖的微观世界[3] 。 随着集成电路技术的持续发展，不同类型的集成电路相互镶嵌，已形成了各种嵌入式系统(Embedded System) 和片上系统(System on Chip即SoC) 技术。也就是说，在实现从集成电路(IC)到系统集成(IS) 的过渡中，可以将一个电子子系统或整个电子系统集成在一个芯片上，从而完成信息的加工与处理功能。SoC作为系统级集成电路，它可在单一芯片上实现信号采集、转换、存储、处理和I/O等功能，它将数字电路、存储器、MPu、MCu、DSP等集成在一块芯片上，从而实现一个完整的系统功能。SoC的制造主要涉及深亚微米技术、特殊电路的工艺兼容技术、设计方法的研究、嵌入式IP核设计技术、测试策略和可测性技术以及软硬件协同设计技术和安全保密技术。SoC以IP复用为基础，把已有优化的子系统甚至系统级模块纳入到新的系统设计之中，从而实现集成电路设计能力的飞跃，并必将导致又一次以系统芯片为特色的信息产业革命。 应用是集成电路产业链中不可或缺的重要环节，是集成电路最终进入消费者手中的必经之途。除众所周知的计算机、通信、网络、消费类产品的应用外，集成电路正在不断开拓新的应用领域。诸如微机电系统、微光机电系统、生物芯片(如DNA芯片)、超导等，这些创新的应用领域正在形成新的产业增长点ic集成电路的好坏判别方法

一、不在路检测

这种方法是在ic未焊入电路时进行的，一般情况下可用万用表测量各引脚对应于接地引脚之间的正、反向电阻值，并和完好的ic进行 较。

二、在路检测

这是一种通过万用表检测ic各引脚在路(ic在电路中)直流电阻、对地交直流电压以及总工作电流的检测方法。这种方法克服了代换试验法需要有可代换ic的局限性和拆卸ic的麻烦，是检测ic最常用和实用的方法。

1.直流工作电压测量

这是一种在通电情况下，用万用表直流电压挡对直流供电电压、外围元件的工作电压进行测量;检测ic各引脚对地直流电压值，并与正常值相较，进而压缩故障范围，出损坏的元件。测量时要注意以下八点：

(1)万用表要有足够大的内阻，少要大于被测电路电阻的10倍以上，以免造成较大的测量误差。

(2)通常把各电位器旋到中间位置，如果是电视机，信号源要采用标准彩条信号发生器。

(3)表笔或探头要采取防滑措施。因任何瞬间短路都容易损坏ic。可采取如下方法防止表笔滑动：取一段自行车用气门芯套在表笔尖上，并长出表笔尖约0.5mm左右，这既能使表笔尖良好地与被测试点接触，又能有效防止打滑，即使碰上邻近点也不会短路。

(4)当测得某一引脚电压与正常值不符时，应根据该引脚电压对ic正常工作有无重要影响以及其他引脚电压的相应变化进行分析，能判断ic的好坏。

(5)ic引脚电压会受外围元器件影响。当外围元器件发生漏电、短路、开路或变值时，或外围电路连接的是一个阻值可变的电位器，则电位器滑动臂所处的位置不同，都会使引脚电压发生变化。

(6)若ic各引脚电压正常，则一般认为ic正常;若ic部分引脚电压异常，则应从偏离正常值最大处入手，检查外围元件有无故障，若无故障，则ic很可能损坏。

(7)对于动态接收装置，如电视机，在有无信号时，ic各引脚电压是不同的。如发现引脚电压不该变化的反而变化大，该随信号大小和可调元件不同位置而变化的反而不变化，就可确定ic损坏。

(8)对于多种工作方式的装置，如录像机，在不同工作方式下，ic各引脚电压也是不同的。

2.交流工作电压测量法

为了掌握ic交流信号的变化情况，可以用带有db插孔的万用表对ic的交流工作电压进行近似测量。检测时万用表置于交流电压挡，正表笔插入db插孔;对于无db插孔的万用表，需要在正表笔串接一只0.1～0.5μf隔直电容。该法适用于工作频率较低的ic，如电视机的视频放大级、场扫描电路等。由于这些电路的固有频率不同，波形不同，所以所测的数据是近似值，只能供参考。

3.总电流测量法

该法是通过检测ic电源进线的总电流，来判ic好坏的一种方法。由于ic内部绝大多数为直接耦合，ic损坏时(如某一个PN结击穿或开路)会引起后级饱和与截止，使总电流发生变化。所以通过测量总电流的方法可以判ic的好坏。也可用测量电源通路中电阻的电压降，用欧姆定律计算出总电流值。

ic集成电路市场发展

近几年，中国集成电路产业取得了飞速发展。中国集成电路产业已经成为全球半导体产业关注的焦点，即使在全球半导体产业陷入有史以来程度最严重的低迷阶段时，中国集成电路市场仍保持了两位数的年增长率，凭借巨大的市场需求、较低的生产成本、丰富的人力资源，以及经济的稳定发展和宽松的政策环境等众多优势条件，以京津唐地区、长江三角洲地区和珠江三角洲地区为代表的产业基地迅速发展壮大，制造业、设计业和封装业等集成电路产业各环节逐步完善。

2006年中国集成电路市场销售额为4862.5亿元，同比增长27.8[%]。其中IC设计业年销售额为186.2亿元，比2005年增长49.8[%]。

2007年中国集成电路产业规模达到1251.3亿元，同比增长24.3[%]，集成电路市场销售额为5623.7亿元，同比增长18.6[%]。而计算机类、消费类、网络通信类三大领域占中国集成电路市场的88.1[%]。

目前，中国集成电路产业已经形成了IC设计、制造、封装测试三业及支撑配套业共同发展的较为完善的产业链格局，随着IC设计和芯片制造行业的迅猛发展，国内集成电路价值链格局继续改变，其总体趋势是设计业和芯片制造业所占比例迅速上升。