MC145151芯片原理：PLL频率合成器深度解析

引言：MC145151芯片概述

MC145151是一款由摩托罗拉公司（现为飞思卡尔半导体，已被恩智浦收购）生产的CMOS锁相环（PLL）频率合成器芯片，它主要用于无线电通信设备中，如对讲机、无线电话、业余无线电台等。其核心功能是通过频率合成技术，利用一个稳定的参考晶振，生成一个可编程的高频输出信号。这种技术极大地简化了传统无线电设备中繁琐的频率调谐过程，使得设备能够精确、快速地切换到所需的信道或频率。MC145151的设计旨在提供低功耗、高集成度和易于编程的特性，使其在当时和后续的许多应用中都非常受欢迎。它内部集成了参考振荡器、参考分频器、可编程分频器、鉴相器以及锁定检测电路等多个功能模块，形成了一个完整的频率合成系统。用户只需提供一个外部晶体和少量的外部元件，就可以构建一个功能强大的PLL频率合成器。

该芯片的成功在于它有效地解决了传统模拟调谐方式的诸多弊端。在PLL技术出现之前，无线电接收和发射设备的频率通常需要通过调节电感或电容等元件来改变谐振频率，这种方式不仅精度低、稳定性差，而且容易受到温度、湿度等环境因素的影响。而MC145151所代表的数字PLL技术，则利用晶振的高精度和稳定性作为频率基准，通过数字逻辑电路对频率进行精确的倍增和分频，从而生成一系列高精度的频率，其频率稳定度几乎与晶振本身一致。此外，MC145151采用串行数据输入接口，使得控制变得非常简单。用户可以通过微控制器（MCU）或其他数字逻辑电路，通过三根线（数据、时钟、使能）就可以对芯片内部的多个分频器进行编程，从而实现频率的快速切换。这种灵活性和易用性，使得MC145151在各种需要精确频率源的场合都大放异彩。例如，在多信道对讲机中，MC145151可以被编程来产生多个不同的本地振荡器频率，从而实现对不同信道的接收和发射。在无线数据传输系统中，它也可以作为载波频率的产生源，确保通信的稳定性和可靠性。因此，深入理解MC145151的内部结构和工作原理，对于掌握PLL频率合成技术以及设计相关无线电系统具有重要的意义。

第二部分：PLL频率合成器基础理论

锁相环（PLL）基本原理

要深入理解MC145151，首先必须掌握锁相环（PLL）的基本工作原理。PLL是一个反馈控制系统，其核心目标是使一个可变频率振荡器（压控振荡器，VCO）的频率和相位，与一个稳定的参考信号的频率和相位保持一致。整个PLL系统由四个基本部分组成：鉴相器（Phase Detector, PD）、环路滤波器（Loop Filter, LF）、压控振荡器（Voltage Controlled Oscillator, VCO）和分频器（Divider）。这四个部分协同工作，形成一个负反馈闭环系统。

鉴相器（Phase Detector, PD）

鉴相器的作用是比较两个输入信号的相位差异，并产生一个与该相位差成比例的直流电压或脉冲信号。在PLL中，这两个输入信号通常是参考频率信号和分频后的VCO输出信号。如果这两个信号的相位相同，鉴相器输出的电压为零（或一个固定的中点电压）。如果相位存在差异，鉴相器就会输出一个正向或负向的电压，这个电压的大小和极性取决于两个信号的相位超前或滞后关系。例如，如果分频后的VCO信号相位滞后于参考信号，鉴相器就会输出一个正电压，反之则输出一个负电压。MC145151内部采用的是一种数字鉴相器，它通常由D触发器或异或门等数字逻辑电路实现，能够产生与相位差成比例的脉冲宽度调制（PWM）信号，然后通过环路滤波器平滑成直流电压。

环路滤波器（Loop Filter, LF）

环路滤波器是一个低通滤波器，它位于鉴相器和VCO之间。它的作用是将鉴相器输出的脉冲信号进行平滑处理，去除高频分量，只保留与相位差成比例的直流电压。这个直流电压被称为控制电压。环路滤波器的特性对PLL的性能至关重要，它决定了PLL的**锁定时间、捕获范围、锁定范围和输出频率的抖动（jitter）**等关键参数。一个设计良好的环路滤波器可以有效地抑制高频噪声，使得VCO的控制电压更加平稳，从而产生一个低噪声、高稳定度的输出频率。MC145151本身没有集成环路滤波器，而是将鉴相器的输出引脚引出，需要用户在外部通过电阻和电容等元件来构建一个合适的环路滤波器。

压控振荡器（Voltage Controlled Oscillator, VCO）

压控振荡器是一种特殊的振荡器，其振荡频率由一个外部控制电压来决定。控制电压越高，振荡频率通常越高，反之则越低。在PLL中，VCO的输入就是环路滤波器输出的控制电压。当鉴相器检测到相位滞后时，会通过环路滤波器增加控制电压，使得VCO的频率升高，从而追赶上参考信号的频率和相位。反之，当相位超前时，控制电压会降低，使得VCO频率下降。通过这种负反馈机制，VCO的频率和相位最终会被锁定在与参考信号成固定比例的关系上。MC145151本身不包含VCO，它只是提供一个控制电压输出引脚（VCO_CTRL），用户需要根据具体的应用需求，在外部连接一个合适的VCO，并将其输出连接回MC145151的分频器输入端。

分频器（Divider）

分频器是PLL中的一个关键模块，它的作用是将VCO输出的高频信号进行分频，然后将分频后的信号送回鉴相器。在频率合成器中，分频器通常分为两种：参考分频器（Reference Divider）和可编程分频器（Programmable Divider）。参考分频器用于将外部晶振产生的固定频率信号分频到一个较低的频率，作为鉴相器的参考频率。而可编程分频器则用于将VCO的输出频率分频，其分频比N可以通过编程来改变。MC145151内部集成了这两种分频器，使得用户能够灵活地控制输出频率。

MC145151中的频率合成方程

PLL频率合成器的核心工作原理可以通过一个简单的数学方程来描述。假设外部晶振的频率为Frefosc，参考分频器的分频比为R，可编程分频器的分频比为N。那么，鉴相器的参考频率$F_{ref}$为： $F_{ref} = frac{F_{ref\_osc}}{R}$ 当PLL处于锁定状态时，鉴相器的两个输入频率必须相等，即： $frac{F_{ref\_osc}}{R} = frac{F_{out}}{N}$ 其中$F_{out}是VCO的输出频率，也是我们所需的合成频率。由此可得，输出频率F_{out}$为： $F_{out} = frac{N imes F_{ref\_osc}}{R}$ 从这个公式可以看出，通过改变可编程分频器N的分频比，我们就可以精确地控制VCO的输出频率。而MC145151的编程接口，就是用来设置这个N值。MC145151内部的R分频器也是可编程的，但通常在设计时会固定一个值。例如，如果$F_{ref_osc}为10MHz，R=1000，那么参考频率F_{ref}就为10kHz。此时，如果N=10000，则输出频率F_{out}为100MHz。如果将N改为10001，则输出频率变为100.01MHz，实现了频率步进为10kHz的精确合成。这个频率步进，也称为∗∗信道间隔（ChannelSpacing）∗∗，是由参考频率F_{ref}$决定的。

第三部分：MC145151内部结构与功能模块

MC145151内部框图解析

MC145151芯片内部是一个高度集成的PLL频率合成器，其内部结构可以概括为以下几个主要模块：

1. 晶体振荡器（Crystal Oscillator）

MC145151内部包含一个CMOS晶体振荡器电路，用户只需在XTAL_IN和XTAL_OUT引脚之间连接一个外部晶体和两个负载电容，即可构成一个稳定、高精度的频率源。这个振荡器产生的频率就是PLL系统的频率基准。晶体振荡器的优点在于其频率稳定性极高，受温度、电源电压等影响很小，因此保证了整个频率合成器的高精度。该振荡器通常工作在MHz级别，例如4MHz、10.24MHz等，具体取决于应用需求。

2. 参考分频器（Reference Divider）

晶体振荡器产生的频率直接进入参考分频器。这个分频器是可编程的，其分频比R由串行数据编程设置。MC145151有两个引脚（R0和R1）来选择参考分频比，通常这两个引脚用于选择预设的几个分频值，例如8、16、32、64、128等，具体取决于芯片型号。在大多数应用中，为了得到一个合适的频率步进，R值会被设定为一个固定值。例如，如果晶振频率为10.24MHz，为了得到25kHz的信道间隔，我们需要将参考频率设置为25kHz，那么R值就需要设置为10240000 / 25000 = 409.6。MC145151通常提供固定的分频比选择，但也有一些型号提供了更灵活的编程选项。

3. 可编程分频器（Programmable Divider）

这是MC145151最核心的模块之一，它决定了PLL的输出频率。这个分频器由一个**预分频器（Prescaler）和一个主分频器（Main Divider）**组成。预分频器工作在更高的频率，直接接收外部VCO的信号，并将其分频到一个较低的频率，再送入主分频器。这种两级分频结构使得MC145151能够处理高达几百MHz甚至更高频率的VCO信号。主分频器则是一个可编程的计数器，其分频比N由外部串行数据输入。MC145151通常提供了14位或16位的可编程分频器，这意味着N值可以从1到214−1或216−1之间变化，从而实现非常精细的频率步进控制。

4. 鉴相器（Phase Detector）与鉴相器输出

MC145151内部的鉴相器是一个数字鉴相器，它比较参考分频器输出的参考频率$F_{ref}$和可编程分频器输出的频率$F_{prog}$。它有两个输出引脚：相位超前（Phase Lead）和相位滞后（Phase Lag）。当$F_{prog}超前于F_{ref}时，PhaseLead引脚会输出一个高电平脉冲，而PhaseLag引脚则保持低电平。反之，当F_{prog}滞后于F_{ref}$时，Phase Lag引脚会输出一个高电平脉冲，而Phase Lead引脚保持低电平。当两个频率和相位完全同步时，两个引脚都输出低电平。这两个脉冲信号需要通过外部的环路滤波器进行平滑，得到VCO的控制电压。

5. 锁定检测电路（Lock Detect Circuit）

锁定检测电路是MC145151的一个重要辅助功能。它通过监视鉴相器的输出，判断PLL是否已经进入锁定状态。当PLL锁定后，鉴相器的相位超前和相位滞后脉冲的持续时间会变得非常短，或者两个引脚都保持低电平。锁定检测电路会根据这个状态变化来输出一个锁定指示信号（LD）。这个信号通常是一个高电平或低电平，可以用来指示微控制器或其他外部电路，PLL系统已经稳定，输出频率可用。这个功能在需要快速频率切换的应用中尤其重要，因为微控制器可以通过LD信号来判断何时可以开始数据传输或接收，避免在PLL未锁定时进行操作。

6. 串行数据接口（Serial Data Interface）

MC145151采用串行数据接口进行编程，这大大减少了芯片的引脚数量。它通常包含三个引脚：数据输入（DATA）、时钟（CLOCK）和使能（ENABLE）或锁存使能（LOAD ENABLE）。微控制器或其他数字逻辑电路可以通过这三根线，以特定的时序将分频比R和N的值，以及其他控制字（如鉴相器输出极性、锁定检测使能等）串行地写入芯片内部的寄存器。这种接口简单易用，是早期许多数字控制芯片的通用设计。

第四部分：MC145151应用实例与设计考量

MC145151在对讲机中的应用

MC145151最典型的应用之一就是多信道对讲机。在对讲机中，MC145151作为本地振荡器（LO）频率的产生源。当用户切换信道时，微控制器会通过串行接口向MC145151写入新的N值，从而改变其输出频率，即LO频率。接收机中的混频器将接收到的射频（RF）信号与LO频率混合，产生一个固定的中频（IF）信号，然后由中频放大器和解调器进行处理。发射机则相反，它将MC145151产生的频率作为载波频率，经过调制和功率放大后发射出去。这种方式使得对讲机可以轻松实现几十甚至上百个信道的切换，而无需复杂的机械调谐机构。

外部环路滤波器的设计

MC145151的设计需要仔细考虑外部环路滤波器的设计。环路滤波器的参数，如电阻和电容值，直接影响PLL的性能。一个典型的二阶无源环路滤波器由一个电阻和一个电容串联，再并联一个电容构成。其设计目标是平衡锁定时间、频率响应和稳定性。如果环路带宽太窄，PLL锁定时间会很长，无法快速切换频率。如果环路带宽太宽，PLL的稳定性会下降，容易受到噪声干扰，导致输出频率抖动。因此，在设计中需要根据具体的应用需求，通过计算或仿真来确定合适的环路滤波器参数。

外部VCO的选择与匹配

由于MC145151本身不包含VCO，因此外部VCO的选择至关重要。VCO的性能直接决定了PLL的输出频率范围、频率稳定度和相位噪声。VCO需要具有宽阔的调谐范围，以便覆盖所需的频率范围。同时，VCO的调谐灵敏度（即频率随控制电压变化的速率）也需要与MC145151的控制电压输出范围相匹配。此外，VCO的相位噪声是衡量其输出信号纯度的重要指标，低相位噪声的VCO可以产生更纯净的信号，这对于高品质的无线电通信至关重要。

编程时序与数据格式

编程MC145151需要遵循特定的时序和数据格式。通常，一个完整的编程周期包括以下几个步骤：首先，将LOAD ENABLE引脚置低，以使能数据输入。然后，通过DATA引脚和CLOCK引脚以串行方式依次输入数据位，通常是从最高位（MSB）或最低位（LSB）开始。数据位包括分频比N和R的值，以及其他控制位。当所有数据位输入完毕后，将LOAD ENABLE引脚置高，数据就会被锁存到芯片内部的寄存器中，并立即生效。这个过程需要微控制器精确控制DATA和CLOCK引脚的电平变化，以确保数据能够正确写入。

第五部分：MC145151的优缺点与发展历程

优点

1. 高集成度： MC145151内部集成了除VCO和环路滤波器外的所有PLL核心模块，简化了外部电路设计。

2. 易于编程： 串行数据接口使得它能够通过简单的微控制器或数字逻辑电路进行控制，极大地提高了设计的灵活性。

3. 低功耗： 采用CMOS工艺制造，功耗低，特别适用于电池供电的便携式设备。

4. 高精度与稳定性： 依赖外部晶振作为频率基准，输出频率的精度和稳定性极高。

5. 锁定指示： 锁定检测功能提供了PLL工作状态的反馈，方便系统控制。

缺点

1. 频率范围有限： MC145151的最高工作频率受限于其内部CMOS工艺，对于更高频率的应用（如GHz级别）需要使用更高性能的芯片。

2. 需要外部VCO和滤波器： 这增加了外部电路的复杂性，并且需要仔细设计和调试，以确保最佳性能。

3. 编程灵活度： 虽然支持编程，但其提供的分频比选项可能不如现代更复杂的PLL芯片灵活。例如，它通常不支持小数分频技术，因此频率步进只能是参考频率的整数倍。

发展与替代

随着集成电路技术的发展，后续出现了许多更先进的PLL频率合成器芯片。这些芯片通常集成了更高性能的VCO，甚至环路滤波器，使得整个PLL系统可以封装在一个芯片内（完全集成PLL）。同时，它们采用了更先进的**小数分频（Fractional-N）**技术，使得频率步进不再受限于参考频率，可以实现更精细的频率分辨率。此外，现代PLL芯片通常具有更高的工作频率、更低的相位噪声和更快的锁定时间。尽管如此，MC145151作为一款经典的PLL频率合成器，其设计理念和工作原理仍然是学习和理解PLL技术的重要基础。许多现代PLL芯片的设计思想都可以追溯到类似MC145151的早期产品。

第六部分：MC145151与数字逻辑电路的互动

微控制器与MC145151的接口

MC145151与微控制器（MCU）的接口是其应用的核心部分。MCU通常通过其通用I/O引脚来控制MC145151的DATA、CLOCK和LOAD ENABLE引脚。为了实现对芯片的编程，MCU需要编写相应的软件程序，以按照规定的时序产生串行数据流。

编程过程详解

以一个14位编程分频器为例，MCU需要向MC145151发送14位数据。假设我们要设置N=12345。MCU的程序逻辑通常如下：

1. 首先，将LOAD ENABLE引脚设置为低电平，以准备接收数据。

2. 然后，在一个循环中，对14位数据进行位操作。例如，从最高位开始，检查每一位是0还是1。

3. 如果当前位是1，则将DATA引脚设置为高电平；如果为0，则设置为低电平。

4. 接着，将CLOCK引脚设置为高电平，保持一段时间（例如几个微秒），然后将其拉低。这个高电平脉冲告诉MC145151，当前DATA引脚上的数据位已经准备好被读取。

5. 重复这个过程14次，直到所有数据位都发送完毕。

6. 最后，将LOAD ENABLE引脚设置为高电平。这个动作会将刚刚发送的14位数据锁存到MC145151内部的N分频器寄存器中，新的分频比立即生效。

这个编程过程看似复杂，但对于MCU来说，只需要几行简单的代码就可以实现。这种串行接口的设计，使得MC145151可以与几乎任何具有通用I/O的MCU进行连接，具有很强的兼容性。此外，MC145151还可以提供锁定检测（LD）信号，MCU可以通过读取这个信号来判断PLL是否已经锁定，从而控制后续的无线电收发操作。

编程数据格式

MC145151的编程数据格式通常包含多个字段，例如分频比N、分频比R、锁定检测极性、鉴相器极性等。这些字段共同构成一个完整的控制字。以一个常见的型号为例，数据格式可能如下：

其中，N0-N11构成12位的N分频器值，C0-C3是控制位，用于设置R分频器值、锁定检测极性等。具体的位定义和功能需要查阅MC145151的数据手册。MCU需要按照这个格式，将所有数据位按照正确的顺序发送出去。这种多功能、多字段的编程格式，使得MC145151的功能可以根据应用需求进行精细的配置。

第七部分：MC145151的物理特性与引脚定义

封装与引脚布局

MC145151通常采用DIP（双列直插式）或SOIC（小外形集成电路）封装，引脚数量通常为16或20个。每个引脚都有其特定的功能。以下是一些典型的引脚功能：

工作电压与功耗

MC145151作为一款CMOS芯片，其工作电压范围通常在3V到18V之间，具有很宽的适用性。在低电压下工作时，其功耗非常低，非常适合于电池供电的便携式设备。在较高的频率下，其功耗会略有增加，但总体上仍然比同期的TTL或ECL芯片要低得多。

噪声与性能指标

在实际应用中，MC145151的性能主要通过以下几个指标来衡量：

• 锁定时间（Lock-up Time）： PLL从一个频率切换到另一个频率并达到稳定所需的时间。这与环路滤波器的带宽和分频比的变化量有关。

• 相位噪声（Phase Noise）： 衡量PLL输出频率纯度的指标。低的相位噪声意味着输出信号更纯净，抖动更小。MC145151的相位噪声性能受外部晶振、VCO和环路滤波器设计的影响。

• 杂散（Spurs）： 输出频率频谱中除主频率外出现的其他不期望的频率成分。这些杂散通常由鉴相器输出的参考频率泄漏、VCO非线性等因素引起。

结论

MC145151芯片是一款经典的CMOS PLL频率合成器，它通过集成晶体振荡器、可编程分频器、鉴相器等模块，为无线电通信设备提供了一个高精度、高稳定性的频率源。其串行编程接口使得频率控制变得简单灵活。尽管随着技术的发展，更先进的PLL芯片已经出现，但MC145151的基本工作原理仍然是理解PLL技术和频率合成的重要基石。通过深入研究其内部结构、编程方式和应用实例，我们可以更好地掌握PLL系统的设计思想，为现代通信系统乃至更广泛的电子工程领域打下坚实的基础。