原标题：基于可编程逻辑器件实现航姿计算机的设计

基于可编程逻辑器件（如FPGA）实现航姿计算机的设计，旨在满足捷联惯导系统中对高速、实时数据采集和航姿解算的需求。以下是对这一设计过程的详细阐述：

一、设计背景与需求

航姿计算机在捷联惯导系统中扮演着重要角色，它需要实时采集多种传感器的测量数据（如大气传感器、IMU、磁罗盘等），并进行高精度的航姿解算。传统的DSP芯片在处理多接口、高频率数据传输时，可能面临实时性难以保证的问题。而FPGA具有丰富的硬件资源，能够实现多模块并行工作，且工作频率高，因此成为实现航姿计算机的理想选择。

二、系统总体设计

1. 硬件结构

• 核心处理器：采用FPGA作为主控制器，负责系统的时序控制、逻辑控制以及多种通讯接口的实现。

• DSP处理器：作为从处理器，专门用于航姿解算，提高计算精度和效率。

• 传感器接口：包括ARINC429、RS422、SPI等多种接口，用于与传感器通信，采集测量数据。

• 输出接口：将航姿信息和系统状态发送至飞参记录仪、显示仪表等设备。

2. FPGA芯片选择

• 根据系统需求，选择合适的FPGA芯片，如ACTEL公司的APA300芯片。

• 使用VHDL或Verilog等硬件描述语言在开发环境中（如LibroIDE）对FPGA进行编程和配置。

三、关键接口设计

1. RS422通讯接口

• 功能：用于与IMU、大气传感器、磁罗盘等外部设备通信。

• 实现：设计四个并行的RS422接口模块，每个模块通过FPGA控制MAX3140芯片实现。采用通用的实体设计，通过控制和监测UART的五个管脚（SCLK、CS、DIN、IRQ、DOUT），完成信号的接收和发送。

2. ARINC429通讯接口

• 功能：用于接收主惯导的测量数据，并将飞行参数发送给记录仪。

• 实现：采用控制接口芯片的方式实现，如使用美国HARRIS公司的HI-3584和HI-8585芯片组合。在FPGA中设计并行进程，控制和监测芯片的复位信号、发送接收时钟信号、读写控制信号和数据信号，完成信号的接收和发送。

3. SPI接口

• 功能：用于与AD采样芯片通信，采集模拟量。

• 实现：选择TI公司的TLV2548芯片作为AD采样芯片，通过SPI方式与FPGA通信。在FPGA中设计并行进程，控制和监测中断信号、接收时钟信号、片选信号、数据输入信号和数据输出信号，完成8路模拟量的采集。

4. 与DSP的并行接口

• 功能：用于FPGA和DSP之间的数据通信。

• 实现：通过16位并行接口完成数据通信。FPGA根据DSP的时序进行复位和数据读写操作，使用FPGA中的变量临时存储数据，提高实时性和可靠性。

四、系统时序与逻辑控制

1. 高速实时性

• 采用总体并行设计，各个通讯模块几乎完全独立地工作，互不占用资源，满足高效性和实时性的要求。

2. 总体时序有序

• 系统的整体时序和逻辑由FPGA中的顶层实体控制实现。上电后，FPGA控制系统完成各部件的上电自检后，各接口开始并行工作，按照自己的工作时序接收、发送数据。

3. 数据准确性

• 考虑到FPGA中逻辑门的时间延迟，需要严格设计时序，避免野值数据的产生，确保数据的准确性。

五、设计验证与优化

1. 仿真试验

• 通过模拟数据仿真试验，验证系统的功能正确性和性能稳定性。

2. 跑车试验

• 在实际环境中进行跑车试验，进一步验证系统的可靠性和实时性。

3. 优化与改进

• 根据试验结果，对系统进行优化和改进，提高系统的性能和可靠性。

综上所述，基于可编程逻辑器件实现航姿计算机的设计，通过合理选择FPGA芯片、设计关键接口、控制系统时序与逻辑，以及进行仿真和跑车试验验证，能够满足捷联惯导系统对高速、实时数据采集和航姿解算的需求。