您现在的位置: 首页 > 标签 > CPLD内部
CPLD内部
CPLD内部
相关文章 : 1篇 浏览 : 103次

 内部自复位信号是器件上电后仅产生一次的信号,之后一直保持无效至器件掉电。这种一次性信号,产生它的数字电路自身需要一个初始的确定状态,并且需要上电后就处于该种状态;对于FPGA来说,其内部寄存器在上电后的状态是不确定的,即无法预期的,因此利用寄存器的状态来产生复位信号,不是那么可靠;但我们可以考虑FPGA的其他资源,一般FPGA内部都有RAM资源,这些RAM都可以被配置数据初始化的,也就是说当FPGA上电配置完成后,被初始化的RAM的数据内容是确定的。利用这个特点,我们就可以设计可靠的内部自复位信号。