您现在的位置：首页 > 电子资讯 >基础知识 > 哪些计算机系统中使用SRAM和DRAM？

哪些计算机系统中使用SRAM和DRAM？

来源：

2025-07-03

类别：基础知识

拍明芯城

SRAM（静态随机存取存储器）和DRAM（动态随机存取存储器）因性能、成本和功耗差异，被广泛应用于不同层级的计算机系统中。以下是它们在各类系统中的具体应用场景及技术原理的详细分析：

一、SRAM的典型应用场景

1. CPU缓存（Cache）

作用：
SRAM是CPU缓存的核心组件，用于存储频繁访问的数据和指令，减少CPU访问主内存的延迟（通常降低10-100倍）。
层级划分：

所有核心共享，容量达8MB-64MB（高端CPU）。
延迟约10-30ns，用于跨核心数据共享。
示例：Intel Xeon Platinum 8380的L3缓存达60MB。
每个核心独享，容量约256KB-2MB。
延迟约4-10ns，速度次之但容量更大。
示例：AMD Ryzen 7 7800X3D的L2缓存为1MB/核心。
每个CPU核心独享，容量约32KB-64KB（指令+数据分离）。
延迟约1-3ns（与CPU核心同频），速度最快但容量最小。
示例：Intel Core i9-13900K的L1缓存延迟约1.3ns。
L1缓存：
L2缓存：
L3缓存：

技术优化：

采用8T SRAM单元（增加2个读写辅助晶体管）降低漏电流，提升能效。
通过3D V-Cache技术（如AMD 3D V-Cache）堆叠多层SRAM，扩展L3缓存容量。

2. 寄存器（Registers）

作用：
寄存器是CPU内部的超高速存储单元，用于暂存运算中间结果、指令指针等。
特点：

每个寄存器容量通常为32位或64位（如x86的EAX/RAX寄存器）。
延迟约0.3ns（与CPU时钟周期同步），速度远超SRAM。
示例：ARM Cortex-A78核心包含32个通用寄存器（64位宽）。

3. 网络交换机与路由器

作用：
SRAM用于存储转发表（Forwarding Table）、MAC地址表等，支持线速转发（Line Rate Forwarding）。
场景：

核心交换机：需存储数百万条MAC地址，要求纳秒级访问延迟。
路由器：存储路由信息表（RIB/FIB），支持每秒数百万次路由查询。
示例：Cisco Nexus 9000系列交换机使用SRAM实现256K条MAC地址存储。

4. 硬件加速器（如FPGA、ASIC）

作用：
SRAM作为片上缓存（On-Chip Buffer），加速特定计算任务（如矩阵乘法、加密解密）。
场景：

AI加速器：Google TPU v4使用SRAM缓存激活值（Activations），减少DDR访问。
加密芯片：Intel SGX使用SRAM存储加密密钥，防止侧信道攻击。
示例：NVIDIA A100 GPU的L1缓存（192KB/SM）和共享内存（1536KB/SM）均基于SRAM。

二、DRAM的典型应用场景

1. 计算机主内存（System Memory）

作用：
DRAM是计算机的主存储器，为CPU提供大容量、可扩展的数据存储空间。
类型：

服务器级内存，支持ECC纠错和更高容量（如128GB/条）。
示例：Samsung 128GB DDR5 RDIMM使用3Ds TSV堆叠技术。
低功耗版本，用于移动设备（如手机、平板）。
示例：LPDDR5X-8533内存的带宽为68.3GB/s，功耗约0.5W。
主流标准包括DDR4（2133-4266MHz）和DDR5（4800-7200MHz）。
示例：DDR5-6400内存的带宽为51.2GB/s（计算公式：6400MT/s × 64bit/8）。
DDR SDRAM：
LPDDR：
RDIMM/LRDIMM：

2. 显卡显存（Graphics Memory）

作用：
DRAM存储显卡渲染所需的纹理、帧缓冲等数据，直接影响图形性能。
类型：

通过硅中介层堆叠多层DRAM，实现超高带宽（如HBM3带宽1.5TB/s）。
示例：AMD MI300X GPU集成8层HBM3，容量192GB。
专为显卡优化，带宽高于普通DDR（如GDDR6X带宽达1TB/s）。
示例：NVIDIA RTX 4090配备24GB GDDR6X显存，带宽1TB/s。
GDDR SDRAM：
HBM（High Bandwidth Memory）：

3. 嵌入式系统与物联网设备

作用：
DRAM提供中等容量存储，平衡成本与性能，支持实时操作系统（RTOS）运行。
场景：

工业控制器：存储PLC程序和实时数据，要求低延迟（<10μs）。
汽车电子：ADAS系统使用DRAM缓存传感器数据（如摄像头、雷达）。
示例：Tesla FSD计算机使用16GB GDDR6显存处理8路摄像头数据。

4. 服务器与数据中心

作用：
DRAM支持大规模并行计算（如AI训练、数据库查询），需高带宽和低延迟。
优化技术：

结合DRAM和持久化内存（如Intel Optane PMem），优化成本与性能。
示例：Microsoft Azure使用DRAM+Optane混合内存架构。
通过PCIe总线连接额外DRAM池，突破CPU内存容量限制。
示例：Intel Sapphire Rapids CPU支持CXL 1.1，可扩展至6TB内存。
CXL内存扩展：
内存分级存储：

三、SRAM与DRAM的混合使用案例

1. 现代CPU的内存层次结构

寄存器 (0.3ns) → L1缓存 (1-3ns) → L2缓存 (4-10ns) → L3缓存 (10-30ns) → DRAM (50-100ns) → SSD/HDD (ms级)

设计原则：

寄存器：约200个64位寄存器。
L1缓存：80KB（32KB I-Cache + 48KB D-Cache）。
L2缓存：2MB/核心（16核心共32MB）。
L3缓存：36MB共享。
主内存：支持DDR5-5600，最大192GB。
越靠近CPU的层级，速度越快但容量越小（SRAM主导）。
越远离CPU的层级，容量越大但速度越慢（DRAM主导）。
示例：Intel Core i9-13900K的内存层次：

2. 智能手机内存架构

典型配置：

CPU核心：L1缓存64KB + L2缓存512KB。
GPU核心：L1缓存128KB + 共享内存2MB。
NPU（AI加速器）：专用SRAM缓存（如苹果A16的16MB神经网络缓存）。
LPDDR5X DRAM：8GB-16GB，带宽68.3GB/s，功耗0.5W。
SRAM缓存：

优化目标：

在有限功耗下（如手机TDP约5W），平衡性能与续航。

四、未来趋势：SRAM与DRAM的融合与替代

1. SRAM的演进方向

3D集成：

通过TSV技术堆叠多层SRAM，提升容量（如AMD 3D V-Cache将L3缓存从32MB扩展至96MB）。

低功耗设计：

采用10T SRAM单元（增加2个读写辅助晶体管），降低漏电流（约降低50%）。

新型材料：

探索使用铁电晶体管（FeFET）替代CMOS，实现非易失性SRAM（数据断电不丢失）。

2. DRAM的突破方向

高频带宽：

DDR6标准正在制定中，目标频率超10GHz，带宽突破80GB/s。
HBM4将堆叠层数从12层提升至16层，带宽达2TB/s。

持久化存储：

MRAM（磁阻随机存取存储器）和ReRAM（阻变随机存取存储器）可能替代部分DRAM场景，实现非易失性高速存储。

芯片级集成：

通过CXL协议实现CPU、GPU、FPGA共享DRAM池，提升资源利用率。

五、总结：如何根据需求选择SRAM或DRAM？

需求场景	推荐存储器	关键指标
纳秒级延迟（CPU缓存）	SRAM	延迟<10ns，容量<100MB
大容量存储（主内存）	DRAM	容量>1GB，带宽>10GB/s
低功耗移动设备	LPDDR	功耗<1W，带宽>30GB/s
超高频带宽（AI/HPC）	HBM/GDDR6X	带宽>500GB/s，延迟<100ns
非易失性需求（断电数据保留）	MRAM/ReRAM	延迟<1μs，耐久性>10^15次写入