减少电磁干扰(EMI)已成为电子系统设计者面临的重要设计问题。扩频时钟(CLK)是一种有效的降低电磁干扰的方法。本文描述了扩频CLK是如何定义的，并提供了一个估算电磁干扰抑制的简单公式。所得公式由Maxim CLK Generation芯片MAX9492生成的数据进行验证。

数字信号有两种主要形式:数字数据和数字时钟。

数字信号是当今数字电子产品的主要信号形式。它们通常以单端信令格式生成，如CMOS或TTL。数字数据信号可以看作具有不同脉冲宽度的脉冲序列;CLK信号通常是一串脉冲宽度相同的矩形脉冲。

数字数据信号和CLK信号的频率成分都含有高次谐波。信号本身和谐波一起在电子系统内部和之间产生电磁干扰(EMI)。减少电磁干扰的一种简单而有效的方法是在CLK频率上实现抖动[1,2]。本应用笔记介绍了扩频CLK MAX9492，并使用CLK指定的参数提供了EMI降低的快速计算。

扩频CLK:定义与测量

通过抖动CLK频率来创建扩频CLK并不像看起来那么简单。我们首先定义组成扩频CLK的参数:春速率、春样式、调制速率和调制波形。抖动(或抖动)频率范围与原始CLK频率f(C)之比。弹簧类型有下弹簧、中弹簧和上弹簧。假设弹簧频率范围为得尔塔f，则弹簧速率得尔塔定义为:

下降速率:得尔塔 = -得尔塔f /f(C) x 100%

中心弹簧:得尔塔 =±1/2得尔塔f/f(C) × 100%

向上弹簧:得尔塔 = 得尔塔f/f(C) x 100%

调制速率f(m)用于确定CLK频率的循环频率，是CLK频率经过得尔塔f后恢复到原频率的时间。调制波形描述了CLK频率随时间的变化曲线，通常用锯齿波形表示。图1显示了调制波形及其与得尔塔和f(m)的关系。

为了使CLK频谱更平坦，使用了一条名为“好时之吻”的特殊曲线作为调制波形(图2)。

由图1或图2所示波形传播的CLK在弹簧范围内具有平坦的功率密度。图3显示了MAX9492的CLK频谱在有和没有频率弹簧的情况下的曲线。在这种情况下，弹簧速率得尔塔为-2.5下弹簧速率。调制速率f(m)为30kHz, CLK正常频率f(C)为133.33MHz。这些频谱图是由罗德&施瓦茨频谱分析仪具有100kHz分辨率带宽和10Hz扫描速率。如图所示，频谱峰值降低了约13dB, f(C)的谐波处也发生了类似的衰减。这表明该扩频CLK在频谱峰值上提供了13dB的EMI降低。

电磁干扰降低水平的快速估计

设计人员经常询问EMI抑制与扩频CLK参数的关系。为了检验这种关系，我们首先计算弹簧CLK的频谱。根据上面的定义，信号频谱是功率密度相对于频率。为了使分析简单，我们只考虑CLK信号的基频。对于非spring CLK，它可以表示为

和一个春天的CLK

在哪里
为调制波形。非弹簧CLK的频谱为频率f(C)处的谱线，幅值为

由于该光谱为谱线，其幅度不依赖于频谱分析仪的分辨率带宽B。但是，spre - ng CLK的频谱幅值依赖于分辨率带宽B。由于spre - ng CLK的功率在得尔塔f范围内的频带内分布相当均匀，因此频谱分析仪在分辨率频带B中测量到的近似功率为

因此，我们可以将电磁干扰降低率S表示为:

电磁干扰抑制率(dB)
（1）

参考扩频CLK的速率得尔塔、CLK频率f(C)和调制方式参数，我们计算S的方法如下:

向下或向上的弹簧:
(2)

中心弹簧:
(2 b)

我们应该注意到，只要f(SW) <<f (m) & lt; & lt;f(C)，其中f(SW)为频谱分析仪的扫频速率。

例如，MAX9492的得尔塔和f(C)值分别为-2.5%和133.3MHz。将这些值代入式(2a)，可以计算出电磁干扰降低率为:

如图3所示，EMI峰值降低为12.91dB, EMI降低到扩频的平均水平为15.07dB。一般情况下，由于扩频纹波的影响，在估计峰值之间的电磁干扰减小时，由式2得到的估计可能会超过1dB到2db。然而，对于峰值和平均水平之间的减少，估计非常接近测量到的减少。

通过对电磁干扰降低的简单估计，设计人员可以快速确定所需的电磁干扰降低率、CLK频率和电磁兼容性规定所需的频谱分辨率带宽的速率。

参考文献

[1]应用报告，1995，“利用扩频振荡器减少消费品中的辐射排放”。

[2]英特尔技术规范，“CK00时钟合成器/驱动程序设计指南”。

好时和好时之吻是好时巧克力和糖果公司的商标。