原标题：SMARTsemi DDR3内存ic KTDM2G3C818BGIEAT的介绍、特性、及应用

　　SMARTsemi DDR3内存ic KTDM2G3C818BGIEAT采用双数据速率架构，实现高速运行。该集成电路实现了高速双数据速率传输速率高达1866Mb/秒/引脚一般应用。该芯片被设计成符合所有关键DDR3(L) DRAM关键特性，所有控制和地址输入与一对外部提供的差分时钟同步。

　　特性

　　接口及电源

　　vdd / vddq = 1.35v (-0.067v /+ 0.1v)

　　Sstl_15: vdd / vddq = 1.5v(±0.075v)

　　JEDEC DDR3(L)兼容

　　8n预取架构

　　差分时钟(CK/CK)和数据频闪

　　(dq / dq)

　　dq、DQs和DM上的双数据率

　　数据完整性

　　自动刷新和自刷新模式

　　省电模式

　　部分数组自刷新(PASR)

　　下电模式

　　信号的完整性

　　可配置DS的系统兼容性

　　可配置模上终止

　　通过外部ZQ衬垫校准DS/ODT阻抗精度(240ohm±1%)

　　信号同步

　　通过MR设置写入“调平”

　　通过MPR读取调平

　　可编程功能

　　CAS延迟(5/6/7/8/9/10/11/12/13/14)

　　CAS写时延(5/6/7/8/9/10)

　　附加延迟(0/CL-1/CL-2)

　　写恢复时间(5/6/7/8/10/12/14/16)

　　爆发型(顺序/交错)

　　爆发长度(BL8/BC4/BC4或8)

　　自刷新温度范围(正常/扩展)

　　输出驱动器阻抗(34/40)

　　RTT_Nom模上终止(20/30/40/60/120)

　　RTT_WR模上终止(60/120)

　　预充电下电(慢/快)