原标题：德州仪器TMS320VC5501定点数字信号处理器的介绍、特性、及应用

德州仪器TMS320VC5501定点数字信号处理器(DSP)是基于TMS320C55x DSP一代的CPU处理器核心。德州仪器TMS320C55x DSP架构通过增加并行度和减少功耗来实现高性能和低功耗。CPU支持一个内部总线结构，它由一个程序总线，三个数据读取总线，两个数据写入总线，以及专用于外设和DMA活动的附加总线组成。这些总线提供了在一个周期内执行最多三次数据读取和两次数据写入的能力。在并行中，DMA控制器可以在每个周期独立于CPU活动执行最多两个数据传输。

TMS320C55x CPU提供两个乘法累积(MAC)单元，每个单元都能在单个周期内实现17位x 17位乘法。中央40位算术/逻辑单元(ALU)由额外的16位ALU支持。alu的使用是在指令集控制下进行的，提供了优化并行活动和功率消耗的能力。这些资源在TMS320C55x CPU的地址单元(AU)和数据单元(DU)中进行管理。TMS320C55x DSP一代支持可变字节宽指令集，以改善代码密度。指令单元(IU)从内部或外部存储器执行32位程序读取，并为程序单元(PU)队列指令。程序单元对指令进行解码，将任务指示给AU和DU资源，并管理完全受保护的管道。预测分支功能避免了在执行条件指令时发生管道刷新。

TMS320C5501外围设备包括一个外部存储器接口(EMIF)，它提供对异步存储器(如EPROM和SRAM)的无胶访问，以及对高速、高密度存储器(如同步DRAM)的无胶访问。其他外围设备包括UART、看门狗计时器和I-Cache。两个全双工多通道缓冲串行端口(McBSPs)为各种工业标准串行设备和多达128个单独启用通道的多通道通信提供无胶接口。主机端口接口(HPI)是一个8位并行接口，用于提供主机处理器访问5501上的内部存储器的16K字。HPI以多路模式运行，为各种主机处理器提供无胶接口。DMA控制器为六个独立的通道上下文提供数据移动，而不需要CPU干预。两个通用定时器，八个专用的通用I/O (GPIO)引脚，和模拟锁相环(APLL)时钟产生也包括在内。

特性

• TMS320C55数字信号处理器(DSP)

• 3.33ns指令周期时间为300MHz时钟率

• 16Kbyte指令缓存(I-Cache)

• 每个周期执行一条/两条指令

• 双倍增器[每秒高达6亿倍累积(mmac)]

• 两个算术/逻辑单元

• 一个程序总线，三个内部数据/操作数读总线，两个内部数据/操作数写总线

• 指令缓存(16 k字节)

• 16K×16位片上RAM，由4块4K×16位双存取RAM (DARAM) (32Kbytes)组成

• 16K×16位单等待状态片上ROM (32Kbytes)

• 8M×16位最大可寻址外部内存空间

• 32位外部并行总线存储器支持外部存储器接口(EMIF)与通用输入/输出(GPIO)能力和无胶接口到

• 异步静态RAM (SRAM)

• 异步EPROM

• 同步DRAM(内部)

• 同步突发RAM (SBRAM)

• 仿真/调试跟踪能力保存最后16个程序计数器(PC)不连续和最后32个PC值

• 可编程低功耗控制六个设备功能域

• 片上外设

• 两个64位通用定时器

• 64位可编程看门狗定时器

• 64位DSP / BIOS计数器

• 六通道直接存储器存取(DMA)控制器

• 两个多通道缓冲串行端口

• 可编程模拟锁相环(APLL)时钟发生器

• 通用I/O (GPIO)引脚和专用输出引脚(XF)

• 8位并行主机端口接口(HPI)

• 四个计时器

• 集成电路(I(2)C)接口

• 通用异步收发器(UART)

• 片上基于扫描的仿真逻辑

• 边界扫描逻辑

• 包

• 176-terminal LQFP (Low-Profile Quad Flatpack) (PGF后缀)

• 201-terminal MicroStar BGA(球栅阵列)(GZZ和ZZZ后缀)

• 3.3V I/O电源电压

• 1.26V核心电源电压

原理框图