引言

　　STM32F103RBT6 是意法半导体（STMicroelectronics）推出的一款基于 Cortex - M3 内核的 32 位微控制器，在众多嵌入式系统应用中发挥着关键作用。它采用 LQFP64 封装，拥有 64 个引脚，这些引脚承担着丰富多样的功能，涵盖电源供应、信号输入输出、外设连接等多个方面，是实现系统功能的重要接口。对其引脚图及功能的深入理解，是进行基于该芯片的嵌入式系统设计、开发与调试的基础。

　　STM32F103RBT6 芯片概述

　　芯片特点

　　STM32F103RBT6 芯片具备出色的性能与丰富的资源。其 Cortex - M3 内核运行频率可达 72MHz，能够高效处理各种复杂任务。内置 128KB 的 Flash 存储器，可用于存储程序代码及重要数据，确保系统断电后数据不丢失；64KB 的 SRAM 则为程序运行时的数据存储与操作提供了快速的读写空间，保障了系统运行的高效性。该芯片还集成了众多功能强大的外设，如多个通用同步异步收发器（USART）、串行外设接口（SPI）、集成电路总线（I2C）、通用定时器（TIM）、高级控制定时器（TIM1 和 TIM8）、模拟数字转换器（ADC）等，这些外设极大地拓展了芯片的应用范围，使其能够满足多种不同类型应用的需求。

　　应用领域

　　由于其性能与资源优势，STM32F103RBT6 广泛应用于工业控制领域，可实现对电机的精准控制、工业设备的自动化监测与调控等；在智能家居系统中，用于控制家电设备、实现环境监测与智能安防等功能；在消费电子领域，如智能手环、智能玩具等产品中，负责数据处理、通信以及用户交互等任务；在医疗设备中，也能承担诸如数据采集、控制执行等关键工作，为医疗设备的稳定运行提供有力支持。

　　引脚总体布局

　　STM32F103RBT6 采用 LQFP64 封装，引脚呈方形分布，四周均有引脚引出。从正面看，芯片的左上角为第 1 引脚，按照逆时针方向依次编号至第 64 引脚。这种布局方式在保证引脚功能实现的同时，兼顾了芯片的尺寸与布线的便利性，为电路板的设计与制作提供了一定的优势。

　　在实际应用中，引脚布局对电路板的布线设计有着重要影响。合理的布线能够减少信号干扰，提高系统的稳定性与可靠性。例如，电源引脚与接地引脚应尽量靠近，以降低电源回路的阻抗，减少电源噪声对其他信号的影响；高速信号引脚应尽量短且远离低速信号引脚，避免信号之间的串扰等。

　　电源与地引脚

　　VDD 引脚

　　VDD 引脚是主电源输入引脚，为芯片提供 3.3V 的工作电压。在 STM32F103RBT6 中，多个引脚被定义为 VDD 引脚，如 11、28、50 等引脚。这些 VDD 引脚的设置，一方面是为了满足芯片内部不同模块对电源的需求，确保各个模块能够稳定工作；另一方面，通过多个引脚供电，可以分担电流负载，降低每个引脚的电流密度，从而提高电源供应的可靠性与稳定性。

　　在硬件设计中，为了保证电源的稳定，每个 VDD 引脚都需要连接一个 0.1uF 的陶瓷电容到地。陶瓷电容具有良好的高频特性，能够有效滤除电源中的高频噪声，为芯片提供干净稳定的电源。对于 VDD3 引脚，除了 0.1uF 的陶瓷电容外，还需要再接一个 4.7~10uF 的钽电容。钽电容的容量较大，能够在芯片瞬间电流需求变化时，提供一定的电荷储备，起到稳定电源电压的作用，避免电源电压出现较大波动。

　　VSS 引脚

　　VSS 引脚为接地引脚，是芯片电路的参考地。与 VDD 引脚相对应，STM32F103RBT6 也有多个 VSS 引脚，如 12、27、49、63 等引脚。这些接地引脚在芯片内部与各个电路模块相连，为电路提供统一的参考电位，确保信号的准确传输与电路的正常工作。

　　在电路板设计中，接地引脚的合理布局与连接至关重要。所有的 VSS 引脚应通过大面积的接地平面连接在一起，形成一个低阻抗的接地网络。这样可以减少接地回路中的电阻与电感，降低不同电路模块之间通过接地回路产生的干扰。同时，接地平面还能起到屏蔽作用，减少外界电磁干扰对芯片内部电路的影响。

　　VBAT 引脚

　　VBAT 引脚用于连接后备电池，为实时时钟（RTC）和备份寄存器提供独立的电源供应。当主电源 VDD 断电后，VBAT 引脚所连接的电池能够继续为 RTC 和备份寄存器供电，保证 RTC 的计时功能不间断，以及备份寄存器中的数据不丢失。这一功能在许多对时间精度要求较高且需要在断电情况下保存关键数据的应用中具有重要意义，如智能电表、数据记录仪等设备。

　　如果应用场景中不需要使用 RTC 和备份寄存器的掉电保持功能，VBAT 引脚可以直接连接到 VDD。但需要注意的是，在这种情况下，当主电源 VDD 断电时，RTC 和备份寄存器将无法继续工作，其中的数据也将丢失。

　　VREF + 和 VREF - 引脚

　　VREF + 和 VREF - 引脚是模拟数字转换器（ADC）的参考电压输入引脚。VREF + 引脚输入的是 ADC 的正参考电压，VREF - 引脚输入的是 ADC 的负参考电压。ADC 在进行模拟信号到数字信号的转换过程中，需要一个稳定且准确的参考电压作为基准，参考电压的精度与稳定性直接影响 ADC 的转换精度。

　　通常情况下，VREF + 引脚可以连接到 VDDA（模拟电源），此时 ADC 的参考电压范围与 VDDA 的电压值相关。若需要更精确的参考电压，也可以外接一个高精度的外部参考源。无论采用哪种方式，都需要在 VREF + 引脚处连接一个 10nF 的陶瓷电容和一个 1nF 的钽电容到地，以滤除参考电压中的噪声，保证参考电压的稳定性。VREF - 引脚一般直接连接到 VSSA（模拟地），确保参考电压的负端稳定。

　　VDDA 和 VSSA 引脚

　　VDDA 引脚为模拟电源引脚，专门为芯片内部的模拟电路部分，如 ADC、DAC（数字模拟转换器）等提供电源。与主电源 VDD 不同，VDDA 需要更加稳定、纯净的电源供应，以保证模拟电路的高精度工作。在硬件设计中，VDDA 引脚需要连接一个 10nF 的陶瓷电容和一个 1nF 的钽电容到地，通过这两个电容的滤波作用，去除电源中的高频和低频噪声，为模拟电路提供干净的电源。

　　VSSA 引脚为模拟地引脚，是模拟电路的参考地。它与 VSS（数字地）在芯片内部通常是分开的，但在电路板设计中，一般会通过一个单点接地的方式将 VSSA 和 VSS 连接在一起，以避免数字电路产生的噪声通过接地回路耦合到模拟电路中，影响模拟电路的性能。

　　通用输入输出（GPIO）引脚

　　GPIO 端口概述

　　STM32F103RBT6 拥有多个 GPIO 端口，包括 PA0 - PA15、PB0 - PB15、PC0 - PC15 等。这些 GPIO 端口具有高度的灵活性，可通过软件配置为输入模式、输出模式、复用功能模式以及模拟输入模式等，以满足不同应用场景下与外部设备的接口需求。

　　每个 GPIO 端口都由多个寄存器进行控制，如端口配置低寄存器（CRL）、端口配置高寄存器（CRH）用于配置引脚的工作模式与输出类型；端口输入数据寄存器（IDR）用于读取引脚的输入状态；端口输出数据寄存器（ODR）用于控制引脚的输出电平；位设置 / 清除寄存器（BSRR）和端口位清除寄存器（BRR）则提供了更便捷的方式来设置或清除引脚的输出状态。

　　GPIO 端口 A（PA0 - PA15）

　　PA0 - PA15 引脚是 GPIO 端口 A 的 16 个引脚。在默认情况下，它们作为通用的输入输出引脚使用。例如，当配置为输入模式时，可用于连接外部按键、传感器等输入设备，通过读取 IDR 寄存器的值来获取外部设备的状态。若将 PA0 配置为浮空输入模式，当外部按键未按下时，PA0 引脚的电平状态不确定，处于浮空状态；当按键按下时，PA0 引脚将连接到地，电平变为低电平，此时通过读取 IDR 寄存器中对应 PA0 的位，即可判断按键是否按下。

　　当配置为输出模式时，PA0 - PA15 引脚可用于驱动外部的 LED、继电器等输出设备。以驱动 LED 为例，将 PA1 配置为推挽输出模式，通过向 ODR 寄存器中对应 PA1 的位写入 1 或 0，即可控制 PA1 引脚输出高电平或低电平，从而控制 LED 的亮灭。若写入 1，PA1 引脚输出高电平，LED 导通点亮；写入 0，PA1 引脚输出低电平，LED 熄灭。

　　此外，PA0 - PA15 引脚还具有丰富的复用功能。例如，PA9 和 PA10 引脚可复用为 USART1 的发送（TX）和接收（RX）引脚，用于实现串口通信功能。在使用复用功能时，需要先在相应的寄存器中配置引脚的复用功能模式，同时确保 USART1 的时钟已开启，并对 USART1 的相关寄存器进行正确配置，才能实现稳定可靠的串口通信。

　　GPIO 端口 B（PB0 - PB15）

　　PB0 - PB15 引脚构成了 GPIO 端口 B。与 GPIO 端口 A 类似，它们同样具备多种工作模式。在输入模式下，可用于采集外部信号，如将 PB2 配置为上拉输入模式，连接到一个外部的传感器信号输出端。由于配置为上拉输入，在传感器未输出有效信号时，PB2 引脚通过内部上拉电阻保持高电平；当传感器输出低电平时，PB2 引脚电平被拉低，通过读取 IDR 寄存器可获取传感器的状态变化。

　　在输出模式方面，若将 PB5 配置为开漏输出模式，可用于连接一些需要双向通信的设备，如某些 I2C 设备的数据线（SDA）。开漏输出模式下，引脚只能输出低电平，当需要输出高电平时，需要外部上拉电阻将引脚电平拉高。这种输出模式在 I2C 通信中非常有用，因为 I2C 总线采用的是漏极开路的方式，多个设备可以共享同一根数据线，通过开漏输出和上拉电阻的配合，实现数据的可靠传输。

　　PB0 - PB15 引脚也有复用功能。比如，PB6 和 PB7 引脚可复用为 I2C1 的时钟线（SCL）和数据线（SDA），用于实现 I2C 通信协议。在进行 I2C 通信时，不仅要正确配置 PB6 和 PB7 的复用功能模式，还需要对 I2C1 的相关寄存器进行设置，包括时钟频率、地址等参数，以确保与外部 I2C 设备能够正常通信。

　　GPIO 端口 C（PC0 - PC15）

　　PC0 - PC15 引脚属于 GPIO 端口 C。在实际应用中，PC13 - PC15 引脚具有一些特殊的性质。这三个引脚内部连接了模拟开关，其驱动能力相对较弱，不能直接用于驱动较大电流的负载，如点亮普通的 LED 灯。并且，这三个引脚不能同时使用，在设计时需要根据具体需求合理选择使用其中一个或两个引脚。例如，在一些低功耗的应用场景中，可能会选择使用 PC13 引脚连接一个低功耗的指示 LED，通过控制 PC13 引脚的输出电平来指示系统的工作状态。由于其驱动能力有限，需要选择合适的限流电阻与 LED 串联，以保证 LED 能够正常工作且不会对引脚造成损坏。

　　对于 PC0 - PC12 引脚，它们与 PA 和 PB 端口的引脚类似，可灵活配置为各种工作模式与复用功能。例如，PC1 可配置为定时器 TIM2 的通道 1 输入捕获引脚，用于测量外部脉冲信号的频率、占空比等参数。在这种应用中，需要将 PC1 配置为复用功能输入模式，并对 TIM2 的相关寄存器进行设置，包括定时器的时钟分频、计数模式、捕获模式等，以实现对外部脉冲信号的准确捕获与测量。

　　GPIO 工作模式详解

　　输入模式

　　浮空输入：在浮空输入模式下，GPIO 引脚内部既无上拉电阻也无下拉电阻，引脚电平完全由外部输入信号决定。这种模式适用于外部信号源能够稳定提供高电平或低电平，且对引脚输入状态的读取精度要求不高的场景。例如，在一些简单的按键检测电路中，若按键一端连接到 GPIO 引脚，另一端接地，当按键未按下时，引脚处于浮空状态，电平不确定；当按键按下时，引脚接地，电平变为低电平，通过读取引脚状态即可判断按键是否按下。

　　上拉输入：上拉输入模式下，GPIO 引脚内部通过上拉电阻连接到 VDD。此时，若外部没有输入信号或输入高阻态信号，引脚电平将被上拉电阻拉高为高电平；当外部输入低电平时，引脚电平被拉低。这种模式常用于连接一些需要默认处于高电平状态的输入设备，如某些传感器的输出信号在正常情况下为高电平，当传感器检测到特定事件时，输出低电平。通过将 GPIO 引脚配置为上拉输入模式，可以方便地检测传感器的状态变化。

　　下拉输入：下拉输入模式与上拉输入模式相反，GPIO 引脚内部通过下拉电阻连接到 VSS。当外部没有输入信号或输入高阻态信号时，引脚电平被下拉电阻拉低为低电平；当外部输入高电平时，引脚电平被拉高。这种模式适用于需要默认处于低电平状态的输入设备连接，例如一些复位信号输入引脚，在正常情况下为低电平，当需要复位系统时，输入高电平信号。

　　模拟输入：模拟输入模式下，GPIO 引脚直接连接到芯片内部的模拟输入通道，用于采集外部的模拟信号，如电压、电流等。此时，引脚不再进行数字信号的处理，而是将外部模拟信号直接传输给内部的模拟电路，如 ADC 模块。在使用模拟输入模式时，需要确保外部模拟信号的幅值在芯片允许的输入范围内，并且要注意信号的稳定性与抗干扰性，以保证 ADC 能够准确地进行模拟数字转换。

　　输出模式

　　推挽输出：推挽输出模式下，GPIO 引脚内部由两个晶体管组成推挽结构，一个晶体管用于输出高电平，将引脚连接到 VDD；另一个晶体管用于输出低电平，将引脚连接到 VSS。这种输出模式能够提供较强的驱动能力，可直接驱动一些负载，如 LED 灯、小型继电器等。当需要输出高电平时，连接到 VDD 的晶体管导通，引脚输出高电平；当需要输出低电平时，连接到 VSS 的晶体管导通，引脚输出低电平。推挽输出模式适用于对输出电平的驱动能力和转换速度要求较高的应用场景。

　　开漏输出：开漏输出模式下，GPIO 引脚内部只有一个连接到 VSS 的晶体管，当需要输出低电平时，晶体管导通，引脚接地；当需要输出高电平时，晶体管截止，引脚处于高阻态，需要外部上拉电阻将引脚电平拉高。这种输出模式常用于需要实现线与功能或需要与其他具有不同电平标准的设备进行接口的场景。例如，在 I2C 通信中，由于多个设备共享同一根数据线，采用开漏输出模式可以避免不同设备同时输出高电平时产生冲突，通过上拉电阻将数据线拉高，实现数据的正确传输。

　　复用推挽输出：复用推挽输出模式与推挽输出模式类似，只是此时 GPIO 引脚被复用为其他外设的功能引脚，如 USART 的 TX 引脚、SPI 的 SCK 引脚等。在这种模式下，引脚的输出由相应的外设控制，而不是直接由 GPIO 端口的输出寄存器控制。使用复用推挽输出模式时，需要确保对应的外设已正确配置且时钟已开启，以保证外设能够正常工作并通过引脚输出正确的信号。

　　复用开漏输出：复用开漏输出模式结合了复用功能和开漏输出的特点。此时 GPIO 引脚作为其他外设的功能引脚，且输出为开漏形式。与开漏输出模式一样，需要外部上拉电阻来提供高电平。这种模式常用于一些需要双向通信且对电平兼容性要求较高的外设接口，如某些 SPI 从设备的 MOSI 引脚，采用复用开漏输出模式可以在与主设备通信时，更好地适应不同的电平标准和通信需求。

　　时钟引脚

　　OSC_IN 和 OSC_OUT 引脚

　　OSC_IN 和 OSC_OUT 引脚用于连接外部高速晶振，为芯片提供高速时钟信号。该晶振的频率范围一般为 4 - 16MHz，常见的为 8MHz。外部高速晶振产生的稳定时钟信号输入到 OSC_IN 引脚，经过芯片内部的时钟电路处理后，从 OSC_OUT 引脚输出经过分频或倍频后的时钟信号，为芯片的各个模块提供所需的时钟源。

　　高速时钟信号是芯片正常运行的关键，它决定了芯片的运行速度与性能。例如，Cortex - M3 内核的运行频率可达 72MHz，这一高频运行依赖于稳定且准确的高速时钟信号。在硬件设计中，连接到 OSC_IN 和 OSC_OUT 引脚的晶振需要匹配合适的负载电容，一般为 16 - 22pF。负载电容的选择会影响晶振的起振特性和振荡频率的准确性。如果负载电容取值不当，可能导致晶振无法起振，或者振荡频率偏离标准值，从而影响整个系统的时钟精度。在实际电路设计中，需要根据晶振的规格书来选择合适的负载电容，并进行适当的调试和优化。此外，为了减少外界电磁干扰对时钟信号的影响，OSC_IN 和 OSC_OUT 引脚的布线应尽量短且远离其他高频信号线路，同时可以在晶振周围铺设接地铜箔，起到屏蔽作用。

　　OSC32_IN 和 OSC32_OUT 引脚

　　OSC32_IN 和 OSC32_OUT 引脚用于连接外部低速晶振，通常为 32.768kHz 的晶振，该晶振主要为实时时钟（RTC）提供时钟信号。32.768kHz 是一个标准的时钟频率，其周期为 31.25ms，通过 RTC 内部的分频电路，可以很方便地实现秒、分、时等时间单位的计时。与高速晶振类似，连接到 OSC32_IN 和 OSC32_OUT 引脚的低速晶振也需要匹配合适的负载电容，一般为 6 - 12pF 。

　　在一些低功耗应用场景中，当系统进入待机或停止模式时，主时钟可能会停止工作，但 RTC 可以依靠低速晶振持续运行，从而保证时间的连续性。此外，低速晶振的功耗相对较低，这对于一些对功耗要求严格的设备，如电子手表、便携式数据记录仪等来说，是非常重要的。在电路设计时，同样要注意 OSC32_IN 和 OSC32_OUT 引脚的布线，避免与其他信号产生干扰，确保 RTC 时钟信号的稳定和准确。

　　MCO（Microcontroller Clock Output）引脚

　　MCO 引脚即微控制器时钟输出引脚，它可以将芯片内部的时钟信号经过分频或倍频后输出到外部。MCO 引脚可输出的时钟信号来源有多种选择，包括 HSI（内部高速时钟）、HSE（外部高速晶振时钟）、PLL（锁相环）输出时钟以及系统时钟（SYSCLK）等 。通过对相关寄存器的配置，可以选择不同的时钟源，并设置相应的分频系数，从而得到不同频率的输出时钟信号。

　　MCO 引脚的主要应用场景之一是为外部其他设备提供时钟信号。例如，在一个由多个微控制器或外设组成的复杂系统中，可能需要一个统一的时钟源来同步各个设备的工作。此时，可以将 STM32F103RBT6 的 MCO 引脚配置为输出合适频率的时钟信号，为其他设备提供同步时钟，确保整个系统的协调运行。此外，MCO 引脚输出的时钟信号还可以用于调试和测量，通过测量 MCO 引脚输出的时钟频率，可以验证芯片内部时钟配置是否正确，以及系统时钟是否稳定。

　　复位引脚

　　NRST（Reset）引脚

　　NRST 引脚为低电平有效复位引脚。当该引脚接收到低电平信号时，芯片将进入复位状态，所有内部寄存器将被设置为初始值，程序计数器（PC）也将被重置，系统从复位向量地址开始执行程序。NRST 引脚的复位信号可以由外部电路产生，常见的复位电路包括简单的 RC 复位电路、专用的复位芯片等。

　　在使用 RC 复位电路时，通常由一个电阻和一个电容组成。当系统上电时，电容两端电压不能突变，NRST 引脚处于低电平状态，随着电容的充电，NRST 引脚的电平逐渐升高，当达到芯片内部规定的复位阈值电平时，芯片退出复位状态，开始正常运行。为了确保可靠复位，RC 复位电路的参数需要根据芯片的要求进行合理选择，一般电阻取值在 1 - 10kΩ 之间，电容取值在 0.1 - 10μF 之间。

　　使用专用复位芯片可以提供更精确和可靠的复位信号。专用复位芯片通常具有多种功能，如电源监测、手动复位、看门狗复位等。电源监测功能可以实时监测系统电源电压，当电源电压低于设定的阈值时，复位芯片将输出复位信号，确保芯片在电源不稳定的情况下能够可靠复位。手动复位功能则允许用户通过按下复位按键来触发复位信号，方便系统的调试和故障排除。看门狗复位功能可以防止程序跑飞，当程序在一定时间内没有及时喂狗（即没有对看门狗计数器进行清零操作）时，看门狗复位芯片将输出复位信号，使系统重新启动。

　　无论采用哪种复位方式，在设计电路时都要注意 NRST 引脚的布线，避免受到干扰。同时，复位信号的低电平持续时间需要满足芯片的要求，一般至少需要保持几个时钟周期，以确保芯片能够完成复位操作。

　　外设功能引脚

　　USART 引脚

　　STM32F103RBT6 集成了多个通用同步异步收发器（USART），与之对应的引脚用于实现串口通信功能。以 USART1 为例，PA9 引脚复用为 USART1 的 TX（发送）引脚，PA10 引脚复用为 USART1 的 RX（接收）引脚。在进行串口通信时，TX 引脚用于将芯片内部的数字信号转换为串行的电平信号发送到外部设备，而 RX 引脚则用于接收外部设备发送过来的串行电平信号，并转换为芯片内部能够处理的数字信号。

　　USART 支持多种通信模式，包括全双工异步通信、半双工同步通信以及全双工同步通信等。在全双工异步通信模式下，TX 和 RX 引脚可以同时进行数据的发送和接收，通信双方只需要在波特率上保持一致，就可以进行数据传输。为了确保数据传输的准确性，还需要对 USART 的其他参数进行配置，如数据位长度（一般为 8 位或 9 位）、停止位长度（1 位、1.5 位或 2 位）、奇偶校验方式（奇校验、偶校验或无校验）等。

　　在硬件设计中，USART 引脚与外部设备连接时，可能需要进行电平转换。例如，当与 PC 机的串口进行通信时，由于 PC 机串口采用的是 RS - 232 电平标准，而 STM32F103RBT6 的 USART 引脚输出的是 TTL 电平，两者电平标准不兼容，因此需要使用电平转换芯片（如 MAX232 等）将 TTL 电平转换为 RS - 232 电平，或者将 RS - 232 电平转换为 TTL 电平，才能实现正常通信。此外，为了提高通信的抗干扰能力，还可以在 USART 引脚上添加一些滤波和保护电路，如串联电阻、并联电容以及添加 TVS 管等。

　　SPI 引脚

　　该芯片集成的串行外设接口（SPI）也有对应的引脚。以 SPI1 为例，PA5 引脚复用为 SPI1 的 SCK（时钟）引脚，用于输出同步时钟信号，控制数据的传输节奏；PA6 引脚复用为 SPI1 的 MISO（主入从出）引脚，在主设备模式下，该引脚用于接收从设备发送过来的数据，在从设备模式下，用于向主设备发送数据；PA7 引脚复用为 SPI1 的 MOSI（主出从入）引脚，在主设备模式下，用于向从设备发送数据，在从设备模式下，用于接收主设备发送过来的数据 。

　　SPI 通信是一种高速、全双工、同步的通信协议，通常用于与 Flash 存储器、ADC、DAC、传感器等外设进行通信。在进行 SPI 通信时，主设备通过 SCK 引脚输出时钟信号，控制数据在 MOSI 和 MISO 引脚上的传输。主设备和从设备之间的数据传输是基于时钟信号的上升沿或下降沿进行的，具体取决于 SPI 的工作模式（SPI 有四种工作模式，通过配置相关寄存器来选择）。

　　在硬件设计中，SPI 引脚的布线需要注意信号完整性。由于 SPI 通信速度较快，为了减少信号反射和串扰，SPI 引脚的布线应尽量短且等长，同时要避免与其他高频信号线路平行走线。此外，对于多个 SPI 设备连接到同一个主设备的情况，需要通过片选（CS）信号来选择具体的从设备进行通信。在 STM32F103RBT6 中，片选信号可以通过普通的 GPIO 引脚来控制，当需要与某个从设备通信时，将对应的 GPIO 引脚设置为低电平，使该从设备被选中，从而进行数据传输。

　　I2C 引脚

　　I2C 引脚主要用于实现集成电路总线（I2C）通信协议。以 I2C1 为例，PB6 引脚复用为 I2C1 的 SCL（时钟）引脚，用于输出时钟信号，协调总线上各设备之间的数据传输时序；PB7 引脚复用为 I2C1 的 SDA（数据）引脚，用于传输数据。I2C 总线是一种二线制、半双工的串行通信总线，支持多主多从通信模式，总线上的设备通过唯一的地址进行识别。

　　在 I2C 通信过程中，SCL 引脚输出的时钟信号控制数据在 SDA 引脚上的传输。数据在 SCL 时钟信号的高电平期间保持稳定，在 SCL 时钟信号的低电平期间可以进行改变。起始条件是当 SCL 为高电平时，SDA 由高电平跳变为低电平；停止条件是当 SCL 为高电平时，SDA 由低电平跳变为高电平。在数据传输过程中，每个字节后面都需要跟随一个应答位（ACK），用于确认数据是否被正确接收。

　　由于 I2C 总线采用开漏输出的方式，因此 SDA 和 SCL 引脚都需要外接上拉电阻，一般电阻取值在 4.7 - 10kΩ 之间。上拉电阻的作用是在没有设备驱动引脚时，将引脚电平拉高，确保总线处于空闲状态。在硬件设计中，当总线上连接多个 I2C 设备时，需要注意各设备的地址不能冲突，并且要合理安排布线，避免信号干扰，以保证 I2C 通信的稳定性和可靠性。

　　ADC 引脚

　　STM32F103RBT6 内部集成的模拟数字转换器（ADC）有多个对应的输入引脚，如 PA0 - PA15、PB0 - PB15、PC0 - PC15 等引脚在配置为模拟输入模式时，可以作为 ADC 的输入通道，用于采集外部的模拟信号，如电压、电流等，并将其转换为数字信号供芯片内部处理。

　　该芯片的 ADC 具有 16 个转换通道，可以通过软件配置选择其中一个或多个通道进行模拟信号转换。ADC 的转换精度为 12 位，即可以将模拟信号转换为 0 - 4095 之间的数字值（假设参考电压为 3.3V ，则分辨率为 3.3V / 4096 ≈ 0.806mV ）。在进行 ADC 转换时，需要对 ADC 的相关寄存器进行配置，包括转换模式（单次转换、连续转换等）、采样时间、通道选择等参数。

　　为了提高 ADC 转换的精度和稳定性，在硬件设计中，ADC 输入引脚需要进行适当的处理。例如，对于输入的模拟信号，需要进行滤波处理，以去除信号中的噪声。可以采用 RC 滤波电路，通过合理选择电阻和电容的值，对不同频率的噪声进行抑制。此外，还需要注意 ADC 输入引脚的输入电压范围，确保输入电压在芯片允许的范围内（一般为 0 - VREF + ），否则可能会损坏芯片或导致转换结果不准确。

　　DAC 引脚

　　STM32F103RBT6 部分型号集成了数字模拟转换器（DAC），与之对应的引脚用于将数字信号转换为模拟信号输出。例如，PA4 引脚可复用为 DAC1 的输出通道 1，PA5 引脚可复用为 DAC1 的输出通道 2 。DAC 可以将芯片内部的数字信号转换为对应的模拟电压信号输出，输出电压范围一般为 0 - VREF + 。

　　在使用 DAC 时，需要对 DAC 的相关寄存器进行配置，包括使能 DAC 通道、选择输出模式（缓冲模式或非缓冲模式）等。在缓冲模式下，DAC 输出引脚的驱动能力较强，可以直接驱动一些负载；在非缓冲模式下，输出引脚的驱动能力较弱，但可以获得更好的线性度。为了提高 DAC 输出信号的质量，在硬件设计中，可以在 DAC 输出引脚上添加一些滤波电路，如低通滤波电路，以平滑输出的模拟信号，减少高频噪声的影响。同时，也要注意与 DAC 引脚连接的后续电路的输入阻抗匹配问题，确保模拟信号能够准确传输和处理。

　　JTAG 和 SWD 引脚

　　JTAG 引脚

　　JTAG（Joint Test Action Group）引脚主要用于芯片的调试和编程，其相关引脚包括 TMS（Test Mode Select）、TCK（Test Clock）、TDI（Test Data In）、TDO（Test Data Out）等。在 STM32F103RBT6 中，PA13 引脚复用为 JTAG - TMS / SWDIO（SWD 数据输入输出）引脚，PA14 引脚复用为 JTAG - TCK / SWCLK（SWD 时钟）引脚，PA15 引脚复用为 JTAG - TDI 引脚，PB3 引脚复用为 JTAG - TDO 引脚 。

　　TMS 引脚用于选择 JTAG 的测试模式，通过在 TMS 引脚上输入不同的电平序列，可以进入不同的测试模式，如复位模式、选择 DR 扫描模式、选择 IR 扫描模式等；TCK 引脚为测试时钟引脚，为 JTAG 操作提供时钟信号；TDI 引脚用于将测试数据或编程数据输入到芯片内部；TDO 引脚用于将芯片内部的测试结果或编程状态数据输出。

　　使用 JTAG 接口可以方便地对芯片进行程序下载、调试和测试。在调试过程中，可以通过 JTAG 接口对芯片内部的寄存器、内存等进行读写操作，观察程序的运行状态，设置断点，单步执行程序等，有助于快速定位和解决程序中的问题。然而，JTAG 接口占用的引脚较多，在一些对引脚资源要求严格的应用场景中，可能不太适用。

　　SWD 引脚

　　SWD（Serial Wire Debug）引脚是一种替代 JTAG 的调试接口，相比 JTAG 接口，SWD 接口只需要两根线（SWDIO 和 SWCLK）即可实现调试和编程功能，大大节省了引脚资源。PA13 引脚复用的 SWDIO 引脚用于数据的输入和输出，PA14 引脚复用的 SWCLK 引脚用于提供时钟信号。

　　SWD 接口的工作原理与 JTAG 类似，通过 SWDIO 引脚传输调试命令和数据，SWCLK 引脚提供时钟同步。在实际应用中，许多调试工具都支持 SWD 接口，如 ST - Link 调试器等。使用 SWD 接口进行程序下载和调试时，操作简单方便，且能够满足大多数情况下的调试需求。在设计电路板时，如果不需要使用 JTAG 接口的全部功能，选择使用 SWD 接口可以释放更多的 GPIO 引脚用于其他功能，提高引脚资源的利用率。

　　总结

　　STM32F103RBT6 的 64 个引脚各自承担着不同的功能，从电源与地引脚为芯片提供稳定的工作环境，到通用输入输出引脚实现灵活的信号输入输出，再到各类外设功能引脚支持丰富的通信协议和数据处理，以及时钟引脚、复位引脚、JTAG 和 SWD 引脚等为芯片的运行、调试和编程提供保障。深入理解每个引脚的功能、特性以及使用方法，对于基于该芯片进行嵌入式系统的设计、开发和优化至关重要。在实际应用中，需要根据具体的项目需求，合理配置和使用这些引脚，同时注意硬件设计中的各种细节问题，如电源滤波、信号布线、电平转换、抗干扰措施等，以确保系统的稳定性、可靠性和高性能。随着技术的不断发展，虽然新的微控制器不断涌现，但对 STM32F103RBT6 引脚的深入学习和研究，依然能够为掌握其他微控制器的应用奠定坚实的基础，有助于工程师在嵌入式领域不断创新和探索。