什么是mp9943,mp9943的基础知识?


概述
MP9943 是由 Monolithic Power Systems(MPS)公司推出的一款高效率、高性能的同步降压(buck)型开关电源控制芯片。该芯片集成了高侧与低侧功率 MOSFET,可实现最大 3A 峰值输出电流,并可在高达 36V 的输入电压范围内稳定工作。与传统分立式方案相比,MP9943 通过集成 MOSFET、电流检测电路以及多种保护功能,极大地简化了电路设计,提高了整体功率密度与系统可靠性。MP9943 的内部采用电流模式(current-mode)控制架构,配合固定频率的 PWM 驱动,使得瞬态响应速度更快,环路补偿更为简便,有效降低输出纹波并提升负载稳定性。此外,芯片内置软启动(soft-start)功能、电源良好(Power-Good)指示、过流保护(OCP)、过温保护(OTP)以及欠压锁定(UVLO)等多种保护特性,满足工业、通信、汽车电子、云计算及消费类电子等领域的多种应用需求。MP9943 通常采用小型 QFN‐8 封装形式,以节省 PCB 布局空间并有助于热量散发。通过合理的外部无源元件搭配与布局优化,MP9943 可为设计者提供一个稳定可靠、效率极高的降压电源解决方案。以下内容将从芯片特性、引脚功能、工作原理、典型应用、PCB 布局建议、性能曲线分析等多方面进行详尽介绍,帮助读者全面了解 MP9943 的基础知识与应用注意事项。
主要特性
集成高侧与低侧功率 MOSFET,可实现高达 3A 峰值输出电流,减小外部元件数量;
宽输入电压范围:4.5V ~ 36V,使其适用于 12V、24V 等不同电源系统;
同步整流结构(Synchronous Rectification)提高了转换效率,在中小负载情况下效率可达到 90% 以上;
固定 410kHz 开关频率,配合电流模式控制,提供快速瞬态响应并简化环路补偿;
内置过流保护(OCP),当输出电流超过设定阈值时自动进入保护状态;
内置欠压锁定(UVLO)功能,在输入电压低于设定阈值时停止工作,防止输出紊乱;
带软启动(soft-start)功能,有效抑制开机时的突入电流,保护电源与负载;
过热保护(OTP),当芯片温度超过安全阈值时自动进入保护模式并关断输出;
Power-Good(PGOOD)输出功能,可实时监测输出电压是否达到设定值,用于系统监控与状态指示;
内部电流检测与峰值电流控制,提升负载瞬态响应性能,并方便环路稳定性设计;
封装类型为 QFN-8(3mm×3mm),具备良好的散热性能;
工作温度范围宽,可在工业级环境下稳定运行(–40℃ ~ +125℃)。
引脚功能与内部结构
MP9943 采用标准 QFN-8(3mm×3mm)封装形式,引脚排列紧凑且功能丰富。下面分别介绍每个引脚的功能:
VIN(引脚 1):输入电源引脚,接至 4.5V ~ 36V 的输入电压。该引脚下方为散热焊盘,用于将芯片内部产生的热量传导到 PCB 裸露铜箔区域,提高散热效率。使用时需在 VIN 引脚附近添加去耦电容,以降低输入回路寄生阻抗并抑制输入纹波。
VCC(引脚 2):内部逻辑电源引脚,芯片通过内部升压电路从 VIN 引脚获取电能,并稳定生成 VCC 电压,为内部控制电路和驱动电路供电。设计者需在 VCC 引脚与 GND 之间外接一颗 1μF 左右的去耦陶瓷电容,以保证驱动和控制电路稳定工作。
PGOOD(引脚 3):电源良好指示输出,当输出电压达到设定稳压值并保持一段时间后,PGOOD 引脚输出高电平;当输出电压低于设定值或出现保护状态时,PGOOD 输出低电平。PGOOD 通常可直接用于 MCU 逻辑电平输入口,通过上拉电阻拉至合适电平。
FB(引脚 4):反馈输入引脚,用于检测输出电压并与内部基准电压进行对比,从而调整占空比。设计者需将 FB 引脚通过一个外部分压电阻网络与输出 VOUT 连接,以实现想要的输出电压设定。推荐分压电阻之和不超过 100kΩ,以降低热漂移与噪声影响。
GND(引脚 5):地引脚,为芯片内部逻辑电路、功率 MOSFET 驱动电路及外部补偿网络的参考地。该引脚应与整个电路的地平面相连,并尽量减少分支回路。GND 引脚须与底部散热焊盘相连,形成完整的热回流路径。
BST(引脚 6):高侧 MOSFET 驱动引脚,提供高端驱动电压以驱动高侧功率 MOSFET。BST 引脚需通过一个飞跃电容(通常 0.01μF ~ 0.1μF)连接至 SW 引脚,以形成升压电荷泵求得高侧栅极驱动电压。
SW(引脚 7):开关节点引脚,与外部电感、电容一起构成降压转换器的主要功率环路。SW 引脚可直接承受高达 36V 的电压脉动,设计时要格外注意布局与走线,确保 MOSFET 漏极至 SW 引脚的回流电流路径最短。输出电感与输出电容需尽量靠近 SW 引脚,以降低 EMI 干扰与寄生振荡。
EN(引脚 8):芯片使能引脚(Enable),高电平有效。当 EN 引脚电压高于 1.2V(典型值)时,芯片进入正常工作状态;当 EN 引脚电压低于 0.4V 时,芯片关闭输出进入关断状态,但内部参考和逻辑电路仍保持上电,却会极大降低静态电流。该引脚可直接与外部 MCU 引脚相连控制开关,也可以通过外部分压连接到 VIN,实现欠压锁定及自动重启功能。
在芯片内部,MP9943 核心采用电流模式 PWM 控制器(Peak-Current Mode Control),配合内置参考电压(通常为 0.8V ±1%)和比较器,将采样到的电感电流峰值与内部参考进行比较,从而在每个开关周期结束时调整高侧 MOSFET 的导通时长。内部还集成了故障检测与保护单元,如:欠压锁定(UVLO)模块、过流检测(OCP)模块、过温保护(OTP)模块、软启动(Soft-Start)电路以及过压保护(OVP)检测电路。所有这些功能协同工作,使得 MP9943 在各种苛刻条件下都能保持稳定可靠的输出,并在出现异常时及时进入保护状态,防止损坏。
工作原理
MP9943 的工作原理基于典型的电流模式降压转换架构,该架构主要包括:输入滤波、功率开关、同步整流、输出滤波与控制反馈四大部分。具体如下:
输入滤波与偏置电源
当输入电压(VIN)加至 VIN 引脚时,内部升压电路会快速将 VIN 转换成 VCC,为芯片内部逻辑与驱动电路提供稳定电压。与此同时,输入电容(通常在 VIN 与 GND 之间放置 10μF ~ 22μF 的低 ESR 陶瓷电容)用于滤除输入电源纹波并为开关 MOSFET 提供瞬态电流。输入滤波能够降低高频开关噪声对上游电源的干扰。功率开关与同步整流
MP9943 内部集成了一颗高侧 MOSFET 和一颗低侧 MOSFET。高侧 MOSFET 的漏极连接至 VIN,通过 BST 引脚驱动高侧栅极,实现对输入电压的快速切换;低侧 MOSFET 则连接在内部并联二极管位置,当高侧 MOSFET 关断后,低侧 MOSFET 导通,将电流引导到地端,实现能量回收与同步整流。与使用外部肖特基二极管进行续流相比,同步整流大幅降低了导通损耗与整流损耗,从而有效提升了整个转换器的效率。电感与输出滤波
SW 引脚外接电感(L)和输出电容(C)。当高侧 MOSFET 导通时,VIN 通过电感对输出电容供电,电感储能;当高侧 MOSFET 关断时,低侧 MOSFET 导通,电感向输出继续供电,同时电感释放能量。输出电容(通常选用 22μF ~ 47μF 低 ESR 陶瓷电容或固态电容)用于滤除电感电流的纹波,提供稳定的直流输出电压(VOUT)。电流模式控制与 PWM 调制
MP9943 内部的电流检测电路会在高侧 MOSFET 导通时检测电感电流,并把检测到的峰值电流信号与一个电压模式误差放大器(Error Amplifier)的输出(即电压误差信号)进行比较。该比较结果作用于 PWM 控制器,以决定高侧 MOSFET 的关断时刻,从而实现对输出电压的稳压。相比于电压模式控制,电流模式控制可以在负载突变时更快速地调整占空比,获得更好的瞬态响应性能,并简化外部环路补偿设计。软启动与电源良好指示
芯片上电或使能有效后,软启动电路会缓慢拉升内部参考电压或误差放大器输出,使输出电压逐步上升,以防止因突发的输出对地短路或输出大电容的充电造成的浪涌电流。软启动时间通常由内部电容与内部电流源决定,典型值约为 1ms~3ms 之间。输出电压达到设定值之后,PGOOD 引脚会输出高电平,以指示外部系统输出稳定可用。若输出电压跌落或发生保护关断,则 PGOOD 输出低电平。保护功能
MP9943 内置多重保护机制,包括:
过流保护(OCP):在每个 PWM 周期内,当电感电流超过内置电流限制阈值时,高侧 MOSFET 会被强制关断,并进入周期性尝试重启的脉冲跳闸模式(hiccup mode),以防止持续过流导致元件损坏;
欠压锁定(UVLO):当 VIN 电压低于典型 4.5V(UVLO 下降阈值)时,芯片内部逻辑停止工作,高侧与低侧 MOSFET 均不导通,以防止输出不稳定;当 VIN 电压上升超过典型 4.8V(UVLO 上升阈值)时,芯片开始正常启动;
过温保护(OTP):当内部结温超过典型 +150℃ 阈值时,芯片会关断输出,等待温度下降至安全区后自动恢复工作;
过压保护(OVP):当输出电压由于某些异常情况(如反馈网络开路)超过设定值的约 120% 时,片内检测电路会强制关断高侧 MOSFET,并保持低侧 MOSFET 导通,直到下一个软启动周期或重启。
通过上述各环节的协同工作,MP9943 能够为下游负载提供稳定可靠的直流电源,并在异常情况下及时采取保护措施,保证整个系统的安全与稳定。
典型电气参数
下文列举了 MP9943 主要的典型电气参数,以便设计者在选型与设计时参考:
输入电压范围(VIN)
最低操作电压(UVLO 关断阈值):4.5V(典型)
UVLO 回启电压:4.8V(典型)
最高输入电压:36V
建议工作范围:5V ~ 32V,以避免临界情况下过高的 MOSFET 压应力。
输出电压范围(VOUT)
反馈基准电压:0.8V ±1%
允许输出电压最低可设定为 0.8V,最高输出电压受最大占空比约 90% 限制,若 VIN=36V,则最高可达约 32V 左右,具体需根据外部分压电阻比例进行配置。
输出电流(IOUT)
峰值输出电流:3A(典型,受散热及外部元器件限制)
持续输出电流:2A ~ 2.5A(在自然风冷、PCB 铜箔面积 2in² 左右、环境温度 25℃ 条件下)
过流保护阈值:0.8V/RSENSE(内部电流检测参考为 0.8V,外部检测电阻推荐选 0.05Ω~0.1Ω)
开关频率(fSW)
固定开关频率:410kHz(典型)
该频率在设计输出滤波元件时具有典型参考价值,可根据电感饱和电流与输出纹波要求选择 2μH ~ 4.7μH 之间的电感。
MOSFET 导通电阻(RDS(on))
高侧 MOSFET RDS(on):约 80mΩ(典型,VGS=10V)
低侧 MOSFET RDS(on):约 60mΩ(典型,VGS=10V)
在 VIN 较高,电流较大时,该导通电阻的损耗会随之增加,需要合理考虑散热与效率。
转换效率(η)
在 VIN=12V,VOUT=5V,IOUT=1A 时,效率可在 92% 左右;
在 VIN=24V,VOUT=12V,IOUT=1A 时,效率约为 90%;
在轻载(IOUT≈100mA)时,效率可能降至 70%~80% 范围,具体需根据 PCB 布局与外部器件决定。
启动与关断特性
软启动时间(tSS):典型 1ms ~ 3ms,限制输出电压上升速率,以降低启动浪涌;
启动延迟时间(tON): 受软启动与内部逻辑延迟影响,典型值约 100μs;
关断时间(tOFF):当 EN=0 或 UVLO 触发时,高侧与低侧 MOSFET 均快速关断,输出进入高阻状态;
保护参数
过流保护电流阈值(OCP):〈3.2A ~ 3.5A(典型,依赖于外部采样电阻值)
过温保护温度阈值(OTP):约 150℃ ±10℃
反馈过压保护阈值(OVP):约 VREF × 1.2 ≈ 0.96V(反馈电压),对应输出电压约为设定值的 120%。
静态电流
使能状态静态电流(IQ):典型 3mA(不含驱动损耗与输出泄漏)
关断状态静态电流:典型 0.5μA(EN=0 时)
工作温度范围
芯片结温范围:–40℃ ~ +125℃
建议在–40℃ ~ +85℃ 环境温度下进行常规设计,以保证长期可靠性;若需要在高温环境下使用,则要考虑 PCB 散热措施并控制结温。
引脚功能详解与内部结构
MP9943 在 QFN-8 封装中集成了开关控制单元、功率 MOSFET 驱动器、参考基准、电流检测、保护电路及逻辑控制电路等子模块。下面对主要引脚功能及内部结构进行深入阐述:
VIN 引脚与内部偏置
当 VIN 进入 MP9943 后,芯片内部的升压稳压模块会自动将 VIN 提升至内部逻辑电压 VCC,大约在 10V 左右,以驱动 MOSFET 并为模拟/数字控制电路供电。内部偏置模块还对 VIN 引脚电压进行欠压检测(UVLO),当 VIN 低于 4.5V(典型)时,内部逻辑停止工作,并将所有功率 MOSFET 关断,保护电源及负载。此后,当 VIN 升至 4.8V 以上,芯片重新启动,并通过软启动缓慢拉升输出电压。由于内部偏置电路本身会消耗少量电流,建议在设计时留意 VIN 引脚与 GND 之间的去耦电容布局,以降低工作噪声并提升转换稳定性。VCC 引脚与驱动电路
VCC 引脚输出稳定电压,为内部控制电路与 MOSFET 驱动提供电源,推荐在 VCC 引脚与 GND 之间并联一颗 1μF 陶瓷电容,并在更加靠近芯片的地方贴片,以保证驱动 MOSFET 闪切时所需的电脉冲峰值电流能够被准确提供。此外,当 VCC 电容选择容量过小时,VCC 纹波可能导致高侧驱动电压不稳定,进而产生死区时间过长或过短等异常现象,从而影响效率与输出纹波。BST 与 SW 引脚
BST(Bootstrap)引脚需要外接一个飞跃电容,一般为 0.01μF ~ 0.1μF 的高品质 X5R 陶瓷电容,其一端连接 BST 引脚,另一端连接 SW 引脚。当 SW 电平为低电平(即低侧 MOSFET 导通时),飞跃电容通过内部二极管充电至 VCC – VF(VF 为内部二极管正向压降);当需要驱动高侧 MOSFET 时,BST 引脚电压跟随 SW 上升一个飞跃电压(VCC − VF),使高侧栅极获得足够电压以实现快速导通。SW 引脚直接连接外部电感与输出滤波网络,其电压随开关周期在 VIN 和 GND 之间切换。SW 引脚为功率环节的关键节点,切换过程中产生较大电流与高速电压变化,极易形成回路 EMI 辐射,需特别注意 PCB 布局,保持 SW、BST、CBOOT 组件回路最小,且远离敏感模拟与信号线。FB 引脚与环路补偿
FB(Feedback)引脚用于采样输出电压并将其与内部基准 0.8V 进行比较。设计者在外部分压网络上需要谨慎选取电阻阻值,以保证分压网络总阻值在 50kΩ ~ 100kΩ 之间,降低热噪声与输入偏流影响。若外部分压阻值过高,则在高温环境下分压电阻的温漂可能导致输出电压不稳定,若阻值过低则会增加静态功耗。为了保证环路稳定性,电流模式控制器本身可以提供一个内置 100kHz 的误差放大器输出极点,并通过在 FB 引脚和 GND 之间添加一个 R-C 串联补偿网络来实现适当的相位裕度。通常的设计会在 FB 引脚上并联一个 4.7nF ~ 10nF 的补偿电容,以及一个 1kΩ ~ 5kΩ 的串联电阻,以实现带零点的补偿。PGOOD 引脚与系统监控
PGOOD 引脚可直接驱动逻辑电平,当输出电压到位并达到设定精度(±5% 左右)后延迟一段固定时间(典型 50μs ~ 200μs),PGOOD 将拉高至 VCC,并可通过外部上拉电阻连接至系统 3.3V 或 5V,以向 MCU 或其他逻辑控制器提供电源就绪信号。PGOOD 引脚需要注意其耐压极限,一般设计者会在 PGOOD 与 VCC 之间并联一个 10kΩ 的上拉电阻,以限定输出电流并避免在异常情况下对芯片造成过大负载。若系统对掉电顺序要求严格,可通过监测 PGOOD 信号来决定后级电路的上电与下电顺序,从而保证系统的整体安全性。EN 引脚与使能逻辑
EN(Enable)引脚带内部上拉电阻,当 EN 直接悬空时,通常会以内部上拉为准,使芯片进入正常工作状态;若需要关闭芯片,则可将 EN 通过一个 NPN 晶体管或小信号 MOSFET 拉至 GND,将 EN 电压拉低至 < 0.4V,从而进入关断模式。在关断模式下,内部驱动与控制逻辑停止工作,两颗功率 MOSFET 均处于关断状态,输出电压降至零。同时芯片静态工作电流极低(约 0.5μA),但内部参考与某些信号检测电路仍保持给电,用于监测外部使能条件。设计者可利用 EN 引脚实现待机时的超低静态电流,以及通过 PWM 或数字信号对输出电压进行动态打开与关闭。
典型电气参数表
下表列举了 MP9943 的关键电气指标与典型数值,以便设计者快速参考。
输入电压范围 | VIN | 4.5 | — | 36 | V | UVLO 下降阈值:4.5V,UVLO 上升阈值:4.8V |
输出参考电压 | VREF | 0.792 | 0.8 | 0.808 | V | 误差 ±1% |
开关频率 | fSW | — | 410 | — | kHz | 固定频率 |
峰值输出电流 | IPEAK | — | 3 | — | A | 受外部散热与 PCB 散热面积限制 |
持续输出电流 | IOUT | — | 2.5 | — | A | 自然冷却、环境温度 25℃、PCB 铜箔 2in² 条件下 |
高侧 MOSFET 导通电阻 | RDS(on)_HS | — | 80 | — | mΩ | VGS=10V |
低侧 MOSFET 导通电阻 | RDS(on)_LS | — | 60 | — | mΩ | VGS=10V |
静态工作电流(使能有效) | IQ_EN | — | 3 | 5 | mA | 不含驱动损耗与输出泄漏 |
静态工作电流(关断模式) | IQ_OFF | — | 0.5 | 1 | μA | EN=0 时 |
过流保护阈值 | IOCP | — | 3.2 | 3.5 | A | 依赖外部电流检测电阻 RSENSE |
反馈过压保护阈值(FB) | VFB_OVP | — | 0.96 | 1.0 | V | 对应输出电压约为设定值的 120% |
过温保护阈值 | TOTP | — | 150 | 160 | ℃ | 自恢复式保护 |
EN 高电平使能阈值 | VEN_ON | 1.2 | — | — | V | EN 电压高于此值时输出使能 |
EN 低电平关断阈值 | VEN_OFF | — | — | 0.4 | V | EN 电压低于此值时输出关闭 |
输出纹波电压(典型) | VRIPPLE | — | — | 30 | mVpp | VIN=12V,VOUT=5V,IOUT=1A 条件下 |
输出过压检测延迟 | tOVP | — | 100 | 200 | μs | 反馈电压超过 OVP 阈值后的响应时间 |
软启动时间 | tSS | — | 2 | 3 | ms | 典型 2ms,可抑制启动涌流 |
典型应用电路
在设计实际应用时,MP9943 典型的应用电路框图如下:
CIN(输入电容):建议在 VIN 引脚与 GND 之间并联至少一颗 10μF 的低 ESR 陶瓷电容,以滤除高频纹波,并在负载突变时为芯片提供瞬态电流支持。若输入源远离芯片或需要更严格的纹波抑制,可追加一个 4.7μF ~ 22μF 的陶瓷电容。
C1(VCC 旁路电容):在外部连接一颗 1μF 陶瓷电容,紧贴在 VCC 引脚与 GND 之间,用于稳定内部偏置电源。
R1(使能电阻/电压检测分压):R1 可由外部 MCU 控制或与 VIN 通过分压方式连接,用以实现欠压锁定及自动使能功能。例如在某些应用中,为了实现电池低压自动关机,可将 R1 和另一个电阻组成分压器,将 EN 引脚连接至 VIN 分压点,当 VIN 低于某一设定值时,EN 将被拉低,芯片进入关断。
R2、R3(输出分压网络):外部分压电阻网络连接在输出电压(VOUT)与 FB 引脚以及 GND 之间。假设需要将输出设定为 5V,可根据公式 VOUT=VREF×(1+R2/R3) 进行稳压分压比计算,若 VREF=0.8V,则 R2/R3=(5V/0.8V−1)≈5.25,可选择 R3=10kΩ,R2=52kΩ 之类的标准阻值。 分压电阻之和不宜过大,以免噪声与偏置电流影响精度;同时分压之总阻值不宜过低,以控制静态功耗。
CBOOT(引导电容):用于为高侧 MOSFET 提供栅极电荷,通过一个 0.01μF(10nF)~0.1μF(100nF)的高品质陶瓷电容连接于 BST 引脚与 SW 引脚之间。该电容需放置在 MP9943 附近,以最小化飞跳回路面积。
L(输出电感):根据开关频率、输入/输出电压及负载需求选择适当电感值。通常在 410kHz 开关频率下,若要求输出电流峰峰纹波小于 30%,可选择 2.2μH ~ 4.7μH 的低 DCR 电感。电感饱和电流需大于 3A,以保证在满载或短路情况下不饱和。
COUT(输出电容):应选用多个并联低 ESR 陶瓷电容,以同时满足低频与高频滤波需求。常见方案为 22μF × 2 或 22μF + 10μF 的组合,以降低输出纹波同时保证瞬态响应。若输出电压设定较高或负载较大,也可在旁路一个固态电容或铝电解电容,用于滤除低频纹波与储能。
RSENSE(电流检测电阻,可选):如果设计者需要更精准的电流限制,可在 SW 与电感之间串联一个小阻值电阻(如 0.05Ω ~ 0.1Ω),并将该电阻两端采集信号反馈至 MP9943 内部(若器件支持外部电流检测引脚)。但由于 MP9943 内部已集成电流检测电路,通常只需要一个高精度分流电阻在 GND 一侧进行采样即可。
电路部分应注意:
将所有与 SW 相关的高电流环路(包括高侧 MOSFET 漏极、CIN、L 和 COUT)布局为最小闭环面积,以减少 EMI 辐射和导通损耗。
将分压电阻与补偿电容(连接于 FB 引脚)尽量靠近芯片放置,以降低反馈环路噪声。
确保 BST 飞跃电容紧贴于 BST 与 SW 引脚之间,以提供稳定的高侧驱动电压;避免走线过长导致升压失败。
PGOOD 上拉电阻需要与负载逻辑电平匹配,避免在输出故障时对芯片施加过高拉力;同时,不可使用过低阻值,以免拉高电流导致芯片内部无法正常驱动。
EN 引脚可与 MCU GPIO 口直接连接,并在 MCU 中实现上电延时、软关断、欠压关断等功能,保证系统在上电时输出逐步上升或下降平滑不会过冲。
PCB 布局与走线建议
MP9943 的 PCB 布局对其性能和稳定性至关重要,良好的 PCB 设计不仅能提升效率、降低热阻,还可抑制 EMI 对整体系统的干扰。以下要点值得注意:
功率回路最短最宽
为了减少寄生电感和寄生电阻,建议将 VIN、SW、L、CIN 和 COUT 构成的功率回路设计为最短、最宽的铜箔走线。使用至少 2.0oz(70μm)以上的铜厚度或加大多个铜层叠加,以承载 3A 以上电流并分散热量。SW 环路尤其需要关注,将 SW、L 与 COUT 放置于芯片附近,避免走线过长导致反向振荡或功率损耗增加。地平面处理
建议采用多层板设计,将顶层或次顶层布设大面积的连续接地平面,确保 GND 引脚与底部散热焊盘都可靠连接至同一地平面。将敏感模拟地(如 FB 电阻、补偿网络)与功率地分区,但最终在 PCB 的底层或中间层汇合到一个整体大地平面,以减少环路噪声。避免在地线上形成“地回路”,并确保所有地线均朝向芯片散热焊盘汇聚。BOS T 与 SW 飞跃电容布局
BST 飞跃电容(CBOOT)应紧贴在 BST 引脚与 SW 引脚之间,并尽可能靠近 MOSFET 驱动器,布线宽度尽量不小于 10mil,以保证充电电流通路稳定。若电容与引脚距离过远,会在充电过程中因寄生电感导致电压下降或振荡,甚至造成高侧 MOSFET 驱动失败。敏感信号网络隔离
FB 分压电阻与补偿电容网络需要放置在靠近芯片的地方,且避免与大电流纹波回路交叉。建议将这些器件布局在 GND 旁边,并使用细宽(如 8mil)走线连接至 FB 引脚,以减少寄生电感和寄生电容对环路稳定性的影响。对于 PGOOD 与 EN 引脚,也要避免与高频 SW 环路重叠,以防止数字信号干扰导致误触发。散热管理
虽然 MP9943 QFN-8 封装的底部散热焊盘可以将热量传导到 PCB 地或散热层,但通常建议在芯片底部铺设多层通孔(thermal via),连接到底层或内部地层,从而形成垂直散热路径,提升散热效率。通孔直径可选 0.3mm,间距可设 1mm,数量视 PCB 层数与散热需求而定。同时,在顶层和底层敷铜尽量扩大,为热量扩散提供足够的铜箔面积。输入/输出滤波器器件布局
输入侧 CIN 与输出侧 COUT 应尽量紧贴芯片相应引脚。一旦布线长度增大,会带来寄生电感,使开关转换过程中出现震荡与过冲。若空间允许,可在 VIN 引脚与输入电容之间再加一个小电感(如 100nH ~ 200nH),配合 EMI 滤波,但需要精心设计,以避免影响供电稳定性。输出侧若需要降低纹波与噪声,应在 COUT 附近并联一个薄型固态电容或陶瓷电容。信号隔离与 EMI 抑制
为了降低 EMI 辐射,可在输入侧(VIN)加入一个共模电感(如 10μH ~ 50μH)与输入电容形成 π 型滤波网络,但该电感应尽量靠近输入电源端,并与高频开关环路隔离。若系统对 EMI 要求极高,可在输出侧或 SW 节点处增加 RC 或 RCD 吸收网络,但需谨慎设计避免影响开关转换效率。对于 EN、PGOOD 及 FB 等敏感信号,建议加装小电容(如 10pF~100pF)与地形成 RC 滤波,以进一步降低噪声对逻辑判断的干扰。
典型性能曲线分析
在评估 MP9943 性能时,通常需要参考多组典型性能曲线,以了解器件在不同工作条件下的表现。以下以 VIN=12V 和 24V 两种典型输入电压,结合不同输出电压与负载电流情况,对效率、输出纹波、瞬态响应、温升等进行分析:
效率曲线
在 VIN=12V,VOUT=5V 条件下,当 IOUT 从 0.1A 增加到 3A 时,MP9943 的转换效率由轻载时 75%~80%(主要耗损在 MOSFET 导通损耗与驱动损耗)逐渐提升至峰值约 92%(IOUT≈1A~2A 区间),在 IOUT=3A 时效率略降至 88% 左右。较高的轻载效率得益于同步整流的优势,而重载时效率受到 MOSFET RDS(on) 损耗与电感 DCR 损耗双重影响。
在 VIN=24V,VOUT=12V 条件下,随着 IOUT 从 0.1A 增加到 3A,效率从 70% 左右提升到峰值约 90%(IOUT≈1A~2A 区间),在 IOUT=3A 时效率约为 85% 左右。由于输入与输出电压接近,器件占空比较高,MOSFET 导通损耗在重载时更为明显,因此效率曲线在高负载时出现一定下滑。
输出纹波电压
在 VIN=12V,VOUT=5V,IOUT=1A 时,输出电压峰峰纹波一般小于 30mV,且呈现出相对平滑的双重脉冲波形。这主要归功于输出电容的低 ESR 特性及电感的合适设计;当负载从 1A 突增至 2A 时,可观察到输出纹波瞬态幅度略为增大,但在数微秒内可恢复至稳态纹波电平。
在 VIN=24V,VOUT=12V,IOUT=2A 条件下,输出纹波峰峰值约在 40mV ~ 50mV 之间,受电感电流变化与 MOSFET 开关瞬态影响。通过增大输出电容并并联多个小电容,可以进一步抑制高频纹波。
瞬态响应
对于电流突变测试,例如从 IOUT=0.5A 突增至 2A,负载突变带来的输出电压跌落通常在 100mV ~ 200mV 范围内,并可在 10μs ~ 20μs 之内迅速恢复至稳态电压。主要得益于电流模式控制架构在偏离设定电压时可以快速加大占空比来响应负载变化。当 IO 从 2A 降至 0.1A 时,输出电压过冲幅度约为 50mV ~ 100mV,可通过在补偿网络中增加阻尼电阻来适当降低过冲幅值。温升与热特性
在环境温度 25℃、自然风冷条件下,当 VIN=12V,VOUT=5V,IOUT=2A 时,芯片表面温度约升高至 75℃ 左右。若无额外散热(如风扇或散热片),则当 IOUT 接近 3A 时,芯片结温可能逼近 125℃,触发过温保护(OTP)。为保证长时间稳定工作,建议在 PCB 布局中通过底层大面积散热铜箔、高密度通孔结构来降低热阻,使得功率 MOSFET 产生的热量能够迅速扩散至 PCB 整个区域。开启与关闭过渡特性
在 EN 从低到高的使能过程中,MP9943 会首先通过内部软启动电路控制输出电压平滑上升。典型的软启动时间为 2ms 左右,因此输出电压从 0V 上升到设定值(如 5V)需要大约 2ms。该过程中输入电流逐渐增大,输出纹波逐渐收敛。软启动要合理设置,以避免冲击输入源并控制输出侧大电容充电电流。
当 EN 从高到低关闭时,高侧与低侧 MOSFET 立即关闭,输出端被迫断开,输出电压会迅速下降至 0V。由于电感中残余能量的回收,高侧和低侧 MOSFET 会在关闭瞬间进入一个短暂的续流状态,直到电感能量完全释放。应注意,如需硬关断,应保证后级电路对输出快速断电不会造成突发负载冲击。
封装信息与机械尺寸
MP9943 常见封装形式为 QFN-8(3mm×3mm)无引脚平面封装,方便高密度 PCB 布局。以下给出 QFN-8 封装的主要机械尺寸与管脚分布示意:
芯片顶视图尺寸:3.00mm × 3.00mm,外形公差 ±0.10mm。
引脚间距:0.65mm(pitch),每侧两颗引脚。
引脚排列:
Pin 1(左上角,BOT 左侧标注有圆点):VIN
Pin 2(左上,靠近左侧中部):VCC
Pin 3(左下,靠近左侧中部):PGOOD
Pin 4(左下角):FB
Pin 5(右下角):GND
Pin 6(右下,靠近右侧中部):BST
Pin 7(右上,靠近右侧中部):SW
Pin 8(右上角):EN
底部散热焊盘尺寸:约 1.6mm × 1.6mm(内部正方形区域),需在 PCB 板上对应位置开出散热焊盘,并通过多颗直径 0.3mm 的通孔与内部地平面或底层大面积散热铜箔连接。
推荐 PCB 冷焊盘尺寸:可参考 MPS 官方设计参考,通常在热焊盘周围留下 0.15mm 的焊盘回流边缘,热焊盘与周围信号焊盘保持至少 0.2mm 间距。
过孔布置:在热焊盘下方至少设计 8~10 个通孔,充填锡膏以增加层间热流路径,同时避免锡渗漏到印刷电路板背面,保持良好焊接可靠性。
常见应用场景
MP9943 以其高效率、宽输入、电流输出能力强以及丰富的保护特性,在多个领域得到了广泛应用。几类典型应用场景如下:
工业自动化
在工业控制系统中,通常需要从 24V 或 48V 总线电源降压到 5V、12V 或 3.3V 为 PLC、传感器、执行器以及其他控制模块供电。MP9943 的 4.5V ~ 36V 宽输入特性使其可直接应用于常见的 24V 工控电源,集成的过流与过温保护功能则能有效应对工业现场复杂的工作环境,保障系统运行的可靠性。汽车电子
汽车电子系统通常由 12V 或 24V 电池供电,需要将电压降至微控制器、音响、GPS、行车电脑等 5V/3.3V 级别。MP9943 的宽输入范围与高效率特性非常适合车载 DC-DC 模块,同时内置 UVLO、OCP、OTP 等保护能够在汽车启停、负载突变及温度剧烈变化时保证系统稳定。部分对 EMI 要求严格的汽车系统可能还需外部滤波与布局优化,但 MP9943 本身已具备良好抗干扰能力。通信设备
在路由器、交换机、基站以及无线基站电源模块中,也需要从 48V 电源降压至 FPGA、DSP、ASIC、DDR 内存等芯片所需的 1.2V、1.8V、2.5V、3.3V 等多路电源。虽然 MP9943 峰值电流仅 3A,但可通过并联冗余或串联多路同时输出,满足各路电压分流需求。同步整流结构与高效率优势有助于降低整个通信机房的功耗与散热要求。云计算与数据中心
数据中心机柜电源通常为 12V、5V 等分配电,服务器主板、存储设备以及 GPU 模块对电源效率与空间密度要求较高。MP9943 由于体积小、效率高,可作为服务器板卡上某一路辅助电源或备用电源,并通过良好的 PCB 布局与通孔散热设计,保证长时间 2A ~ 3A 工作时不发生过热。消费电子产品
MP9943 在便携式设备、安防监控、网络摄像机、智能家居等场景也可发挥作用。例如在网络摄像机的电源模块中,需要将 12V 电压转换至 5V 或 3.3V 为 SoC、图像传感器供电。MP9943 的小体积封装与低功耗特性能够延长系统稳定运行时间,同时保持机身紧凑。
设计注意事项与最佳实践
在实际产品设计过程中,为了充分发挥 MP9943 的性能优势并保证系统稳定可靠,以下几点需要特别注意:
外部电感选型
电感值:根据输出电压与输出纹波要求,通过公式 ΔIL = (VIN–VOUT)/(L×fSW) 进行初步估算,然后根据目标输出纹波峰峰值(通常 30mV ~ 50mV 左右)确定合适的电感值。一般情况下,2.2μH~4.7μH 是常见选择;
饱和电流:需选择饱和电流大于 3A 的电感,以防满载或瞬态大电流时电感饱和导致输出骤升或产生失调;
DCR(直流电阻):DCR 越小,转换效率越高,但价格与体积往往也更高。可选择 DCR 约 30mΩ 以下的电感作为平衡;
尺寸与封装:根据 PCB 空间与热散条件选择适当的封装尺寸。大型电感(如 1210、1812 封装)虽然散热体积大,但对高电流更友好;小尺寸电感(如 0805)则适合对空间有限且功率需求不是特别高的场合。
输入与输出电容的选择
输入电容(CIN):推荐使用多颗 10μF、16V 或 25V X5R 陶瓷电容并联,等效串联电阻(ESR)应尽可能低。若输入电源线路较长、抗干扰要求高,可再并联一颗 1μF ~ 2.2μF 的高频陶瓷电容以形成更宽带宽的滤波;
输出电容(COUT):同样推荐使用低 ESR 的陶瓷电容,并在必要时旁路一个固态电容或钽电容,以避免在较低频率下的纹波与瞬态响应较差;输出电容的等效串联电感(ESL)需尽量小,以保证开关噪声抑制效果。
补偿网络调试
虽然电流模式控制本身具有较好的动态特性,一般只需一个简单的 R-C 串联进行补偿。典型做法是在 FB 引脚与 GND 之间并联一个 4.7nF ~ 10nF 的电容,与一个 1kΩ ~ 5kΩ 的电阻串联。实际调试时,可使用示波器观测输出纹波与瞬态响应,将补偿网络的零点与极点调至环路交叉频率(通常在 40kHz ~ 80kHz 之间)左右,以获得约 45° ~ 60° 的相位裕度和约 6dB ~ 10dB 的增益裕度。EN 与 PGOOD 控制逻辑
EN 引脚带上拉功能:可直接悬空或通过 R-C 滤波后与 MCU 接口连接,用于开机延时或欠压检测。若希望电路自动启停,可将 EN 与 VIN 或其他分压点连接,并在上层连接一个较高阻值(如 100kΩ)的上拉电阻;
PGOOD 逻辑拉高:PGOOD 输出为开漏结构,需要外部上拉至系统逻辑电压(3.3V/5V)。上拉电阻阻值典型为 10kΩ ~ 100kΩ,阻值过低会加大输出漏电流,阻值过高则上升时间过长,影响对后续电路的响应。
热设计与散热规划
底部通孔:将主散热焊盘下方打通孔(至少 8 个 0.3mm 通孔),并在底层或内部地层敷铜,构建热传导通道,扩大热流散面积;
顶层与底层敷铜:在芯片两侧与底层铺设大面积铜箔,将功率 MOSFET 产生的热量扩散到 PCB 整体,提高自然对流散热能力;
外部散热片:若在高环境温度或高功率需求场合,可在 PCB 板顶或底侧粘贴小型散热片,并与散热焊盘通过导热胶进行良好接触。
EMI 与滤波
输入滤波:必要时在 VIN 与 GND 之间添加 EMI 滤波器网络(共模电感配合 X 电容与 Y 电容),并确保滤波网络与高频开关环路之间保持良好隔离;
输出滤波:若输出需要驱动射频功率放大器或敏感模拟电路,可在输出端添加 LC 滤波或 RC 滤波,以降低高频噪声;
回流路径优化:保持功率回路封闭,避免对地面层或信号层产生噪声干扰。使用地平面内的盲孔或埋孔将信号层与功率地层隔离,加强 EMI 抑制。
测试与验证
效率测试:在不同 VIN、VOUT 与 IOUT 条件下分别测试转换效率,并记录温度分布;
纹波测试:使用示波器探头地线短引线贴近输出电容,测量输出纹波峰峰值;
瞬态测试:在 IOUT 从空载快速切换到满载或从满载快速切换到空载时,观测输出电压波形与响应时间,并根据需要调整补偿网络;
保护功能测试:通过人为调整负载电流(例如短路输出或增大负载)触发过流保护,观察 OCP 触发阈值与恢复行为;通过将输出断路或拉高 FB 引脚测试过压保护,通过加热芯片或外部加热板测试过温保护。
评估板(EV9943-Q-00A)介绍
为了帮助设计者快速验证 MP9943 的性能并缩短开发周期,MPS 提供了 EV9943-Q-00A 评估板。该评估板的主要特点与说明如下:
布局与元件
评估板采用 2 层 PCB 设计,顶层为功率器件布局区域,底层为大面积地层与热铜箔。
集成了标准外部元件,包括输入滤波电容、输出电感、电流检测电阻、反馈分压电阻、补偿电容以及相应的插针或焊盘,方便设计者进行测量与替换。
PCB 上标注了清晰的参考设计值,例如电感型号、输出电容型号与 PCB 板布局示意,使设计者能够一目了然地复现该方案。
功能测试接口
板上设有 VIN 和 VOUT 插针接口,可直接通过排针与外部电路板相连,方便电压与电流测量。
PGOOD、EN 等控制信号均预留测试点,设计者可借助示波器探针快速观察相关信号变化。
在输入侧与输出侧均留有多颗飞线布置测试点,用于直接测量输入纹波、电感电流波形、反馈信号等。
性能展示与说明文档
MPS 官方提供了详细的评估板用户指南(User Guide),其中包含典型的效率曲线、纹波曲线、瞬态响应曲线等性能指标;
用户指南还对如何修改输出电压、如何调节补偿网络、如何进行 EMI 测试等方面提供了详细指导;
通过评估板设计者可以迅速了解 MP9943 在典型条件下的实际表现,并根据特定需求对 BOM 进行优化。
应用示范
评估板适用于多种输出电压设置,如:3.3V、5V、12V 等典型值;设计者只需更改外部分压电阻比例与输出电感即可快速实现不同输出电压;
由于板载外设便于替换,可用于测试不同电感、电容组合对系统效率与瞬态性能的影响;
对于想在自动化设备、车载电子或通信设备中应用 MP9943 的开发者,评估板提供了一个极佳的参考平台,可以通过直接测量和比对来验证自己的设计思路。
故障与保护功能详解
MP9943 的保护机制设计十分完善,包括欠压锁定(UVLO)、过流保护(OCP)、过温保护(OTP)以及过压保护(OVP),这些保护功能有效地提高了电源系统的可靠性与安全性。下面对各项保护进行详细介绍:
欠压锁定(UVLO)
当 VIN 引脚电压低于典型 4.5V 时,芯片内部的 UVLO 模块检测到欠压条件,立即停止 PWM 控制,将高侧与低侧 MOSFET 均关断,以避免输出电压不稳定或产生输出电压跌落时对负载造成冲击;
当 VIN 电压上升高于 UVLO 上拉阈值(典型为 4.8V)时,UVLO 模块允许芯片重新进入启动流程,通过软启动逐步拉升输出电压。UVLO 具有滞回特性,可防止在 VIN 临界区域出现频繁重启;
设计者可使用外部分压将 EN 引脚与 VIN 关联,使 EN 触发点与 UVLO 一致,以便实现更加精确的欠压关断功能。
过流保护(OCP)
MP9943 内部通过采样高侧 MOSFET 的电压降或外部分流电阻(RSENSE)实现电流检测,当电流超过内部或外部设定阈值时,PWM 控制器立即关断高侧 MOSFET,进入一个短暂的关断时间,然后尝试重新开启。若连续多次检测到过流,则进入断续重试或 hiccup 模式,以减少功率损耗并保护负载与元器件;
典型过流检测参考为 0.8V/RSENSE,即当电流检测引脚上的采样电压超过 0.8V 时,触发 OCP。设计者可根据应用需求选择合适的 RSENSE,以设置过流阈值;例如若希望触发过流保护在 3.2A,则可选取 0.8V/3.2A ≈ 0.25Ω 的采样电阻。不过,大多数应用中不需要外部分流电阻,因为 MP9943 内置了电流检测电路,可直接在封装内部进行采样。
OCP 模式在检测到过流后,会首先关闭高侧 MOSFET,待内部软启动器重新启动前输出仍然保持关闭状态,直到保护条件消失后再打开输出。如此设计能够在过流发生时迅速切断输出电源,避免长时间大电流损毁器件。
过温保护(OTP)
当芯片内部结温超过典型 150℃ 阈值时,OTP 模块会强制关闭高侧与低侧 MOSFET,以停止功率转换,并缓慢降低温度;
当结温降低至典型 120℃ 时,芯片自动重启,启动时再次执行软启动流程。由于 OTP 的滞回宽度通常设计为 30℃ 左右,可以防止在高温边界区域出现频繁的关断与恢复。
设计者在 PCB 设计时应考虑热管理措施,尽量将 MP9943 放置于热量易于散发区域,并通过过孔与散热铜箔将热量导至 PCB 底层或其他散热区域,避免器件过热触发 OTP。
过压保护(OVP)
当 FB 引脚采样电压超过约 0.96V(典型为 VREF×1.2),对应输出电压已超过设定值的 120% 时,片内 OVP 检测电路会立即关断高侧 MOSFET,并使低侧 MOSFET 导通,以将输出电容的储能快速回流到地或输入侧。如此设计可在反馈断路或反馈电阻漂移导致输出电压升高时,将输出压降,以保护后级负载;
一旦 OVP 触发,MP9943 会保持关断状态,静待 EN 重新上拉或软启动周期结束后方可再次尝试启动。OVP 响应时间通常在 100μs ~ 200μs 之间,可有效防止高电压瞬态对负载造成危害。
短路保护与自动重试
在极端情况下,如果输出被短路至 GND,导致电感匝间电流急剧增大,OCP 会在数十纳秒到数百纳秒内检测到过流并关断输出;随后芯片进入一个短暂的自动重试状态,周期性地尝试重新启动输出电源,如果短路故障依然存在,则持续进入 OCP-重试循环,从而防止因持续短路而过度发热。
这种周期性重试机制(hiccup mode)能有效降低输出侧的平均功耗,使得短路故障状态下功耗仅为正常工作状态的一小部分,便于系统快速识别并采取相应措施。
应用方案设计思路
在实际产品设计中,基于 MP9943 可实现多种输出电压规格与输出电流需求。下面以设计一个典型的 24V 输入降压至 5V/2A 的方案为例,说明整体设计思路与参数计算:
输出电压设定
依据资料,MP9943 内部参考电压 VREF=0.8V。目标输出 VOUT=5V,则外部分压电阻比值可由公式 VOUT = VREF×(1+R2/R3) 得出:R2/R3 = (5V/0.8V − 1) = 5.25。取 R3=10kΩ,R2=52kΩ(标准阻值)。分压电阻功耗约 P≈(5V)²/10kΩ ≈ 2.5mW,远低于 1/10W 阻值功耗,符合常规要求。
若需要更低静态功耗,可适当增大分压电阻总阻值至 100kΩ ~ 200kΩ,但需关注热噪声与偏置电流对输出精度的影响。
电感规格计算
设 VIN=24V,VOUT=5V,fSW=410kHz,输出电流 IOUT=2A,容许电感电流峰峰纹波 ΔIL 约取 IOUT×20% = 0.4A。
电感值 L = (VOUT × (1 − D)) / (ΔIL × fSW),其中占空比 D = VOUT / VIN = 5/24 ≈ 0.208 。
代入数值:L ≈ (5V × (1 − 0.208)) / (0.4A × 410kHz) ≈ (5 × 0.792) / (0.4 × 4.10×10⁵) ≈ 3.96 / 1.64×10⁵ ≈ 24.1μH。
由于该计算值较大,为了减小器件体积与输出纹波,可适当选取 L=10μH 左右的电感,但此时 ΔIL 会增大到 ΔIL ≈ (VOUT × (1 − D)) / (L × fSW) ≈ (5×0.792)/(10μH × 4.10×10⁵) ≈ 2.7Apeak,超过输出电流范围,因此应选择 L=4.7μH 或 6.8μH,兼顾输出纹波与体积。例如 L=6.8μH 时,ΔIL≈ (3.96)/(6.8μH × 4.10×10⁵) ≈ 3.96/2.79 ≈ 1.42Apeak,约为 71% 的输出电流,峰峰纹波约 1.42A。显然该峰峰纹波过大,需要通过增大输出电容并且在 COUT 旁并联一个大容量低 ESR 电解电容来抑制低频纹波;亦可改用更高电感值但需要确认饱和电流。通常设计者会选择一个综合方案:L=10μH,ΔIL≈0.96Apeak (约 48%),并通过多颗输出电容并联来降低纹波。
输出电容选择
若选择 L=10μH,则 ΔIL≈0.96A。为使输出纹波 VOUT_RIPPLE < 50mV,需要满足 COUT ≥ ΔIL / (8 × fSW × VOUT_RIPPLE)。代入数值:COUT ≥ 0.96A / (8 × 4.10×10⁵ × 50mV) ≈ 0.96 / (1.64×10⁴) ≈ 58.5μF。
可选用 22μF × 3 颗 0805 封装 X5R 陶瓷电容并联,总容量约 66μF,等效串联电阻极低,可获得良好高频滤波性能。若对低频纹波有要求,可在并联一个 100μF 固态或铝电解电容来增强低频滤波。
输入电容选择
建议在 VIN 与 GND 之间放置一颗 22μF、50V X5R 高品质陶瓷电容,紧贴 VIN 引脚,并在附近加置一颗 4.7μF 陶瓷电容或 1μF 陶瓷电容,以滤除高频成分。若环境 EMI 要求高,可再并联一个 EMI 滤波网络,但需综合考虑空间与成本。
补偿网络设计
在 FB 引脚与 GND 之间添加 R_C 形式补偿网络。假设 VOUT=5V、L=10μH、COUT=66μF × 陶瓷电容(ESR≈3mΩ),估算输出极点频率 fZ = 1 / (2π × (COUT × R_ESR)) ≈ 1 / (2π × 66μF × 0.003Ω) ≈ 804Hz。
对于电流模式控制,通常需要一个 0.01μF (10nF) 没有串联电阻的小电容和 2kΩ 电阻串联,用于在约 8kHz ~ 12kHz 区间形成零点。具体的阻容值需要在样板调试过程中通过摆频仪或示波器观察环路相位裕度并进行微调。可先从 R2=2kΩ,C2=10nF 的组合开始测试,若相位裕度不足,则适当增大 C2 或降低 R2。
保护与过载测试
在设计完成后,需要人为通过可调电阻负载或电子负载设备来模拟超载与短路场景,观察 OCP 触发与恢复行为:检测 OCP 触发点位(典型 3.2A 峰值电流)与触发后芯片的脉冲重启周期;
同时需要通过加热板模拟高温条件,测量芯片温度上升曲线,并观察在结温 150℃ 附近的 OTP 触发与恢复状态。
EMI 抗扰测试
设计中可以加入输入侧 EMI 滤波器(共模电感 + C0 类电容 + C1 类电容),使系统满足 CISPR22 / CISPR25 等标准;
在输出侧,可在输出电容后加一个 Pi 型滤波网络,由一个小电感(如 1μH)和陶瓷电容(如 1μF)组成,形成更高阶滤波,进一步抑制高频噪声。
PCB 板层与布线
采用至少 4 层板设计:顶层为功率器件与滤波电容布局,第二层为完整地层和热铜箔,第三层可做信号层,底层作为辅助散热/地层;
在热焊盘下方布置至少 10 个 0.3mm 通孔,将顶层热量传导到内层地面层,然后通过从内层地面层再通孔到底层地面层,最终扩散至整个板。
将敏感信号线路(如 FB、PGOOD、EN)隔离开电源环路,仅允许单独地线连接到地平面,避免与高电流回路共地一处所产生噪声耦合。
参考 BOM 列表
MP9943 芯片 × 1;
外部电感:10μH、3A、DCR≤50mΩ × 1;
输出电容:22μF、50V X5R 陶瓷电容 × 3;
低频储能电容:100μF、10V 固态电容 × 1;
输入电容:22μF、50V X5R 陶瓷电容 × 1;并联 4.7μF、25V X5R 陶瓷电容 × 1;
BST 飞跃电容:0.01μF、50V 陶瓷电容 × 1;
VCC 陶瓷电容:1μF、25V 陶瓷电容 × 1;
分压电阻:R2=52kΩ、R3=10kΩ × 各 1;
补偿电路:R_COMP=2kΩ ±1% × 1,C_COMP=10nF ±5% × 1;
PGOOD 上拉电阻:10kΩ × 1;
EN 下拉/上拉电阻:100kΩ × 1(根据 EN 控制逻辑设计);
焊盘底部通孔:Φ0.3mm × ≥10;
PCB:4 层板,顶层、底层铜厚 2oz,内层地层铜厚 1oz;
总结
作为一款高效率、宽输入、多保护功能的同步降压转换芯片,MP9943 为设计者提供了一个紧凑、可靠且易于实现的电源解决方案。它通过内部集成的高侧与低侧 MOSFET、电流检测、软启动、过流/过温/过压保护,以及可编程的 EN 逻辑与 PGOOD 电源良好指示,使得系统设计更加简洁,同时能够满足多种工业、汽车、通信及消费类电子产品对高功率密度与高可靠性的需求。在实际应用中,合理的 PCB 布局、外部元件选型与环路补偿设计至关重要,可显著提升整体系统性能并抑制 EMI。通过使用 MPS 提供的 EV9943-Q-00A 评估板,设计师能够快速验证芯片性能并优化方案,从而缩短研发周期并降低设计风险。最后,结合对温升、效率、瞬态响应及保护功能的全面了解与验证,设计者可以凭借 MP9943 构建高效、稳健、可靠的降压稳压电源,为下游负载提供持续稳定的电能保障。
责任编辑:David
【免责声明】
1、本文内容、数据、图表等来源于网络引用或其他公开资料,版权归属原作者、原发表出处。若版权所有方对本文的引用持有异议,请联系拍明芯城(marketing@iczoom.com),本方将及时处理。
2、本文的引用仅供读者交流学习使用,不涉及商业目的。
3、本文内容仅代表作者观点,拍明芯城不对内容的准确性、可靠性或完整性提供明示或暗示的保证。读者阅读本文后做出的决定或行为,是基于自主意愿和独立判断做出的,请读者明确相关结果。
4、如需转载本方拥有版权的文章,请联系拍明芯城(marketing@iczoom.com)注明“转载原因”。未经允许私自转载拍明芯城将保留追究其法律责任的权利。
拍明芯城拥有对此声明的最终解释权。