D触发器是一种常用的时序逻辑电路元件，其核心功能是根据时钟信号（CLK）的触发沿，将数据输入端（D）的电平状态锁存到输出端（Q），实现数据的存储和传输。根据触发方式不同，可分为上升沿触发和下降沿触发两种类型，以下以常见的上升沿触发D触发器为例介绍其工作原理：

触发时刻与采样

• 上升沿触发：当时钟信号从低电平跳变到高电平的瞬间（上升沿），D触发器会对数据输入端D的电平状态进行采样。

• 状态锁存：采样完成后，触发器会将该状态锁存到输出端Q，在后续的时钟周期内，只要不出现新的触发沿，输出端Q的状态将保持不变，不受数据输入端D电平变化的影响。

异步控制功能

• 异步置位与复位：大多数D触发器还具有异步置位端（SD，低电平有效）和异步复位端（RD，低电平有效）。当异步置位端为低电平时，无论时钟信号和数据输入如何，输出端Q都会被强制置为1；当异步复位端为低电平时，输出端Q会被强制置为0。异步控制功能具有最高优先级，不受时钟信号的约束。

D触发器真值表

D触发器的真值表反映了其输入（CLK、D、SD、RD）与输出（Q、Q）之间的逻辑关系，以下是典型的上升沿触发D触发器真值表：

真值表解读

• 异步控制：当SD=0且RD=1时，无论CLK和D的状态如何，输出Q都会被强制置为1，Q为0；当SD=1且RD=0时，输出Q会被强制置为0，Q为1。

• 竞争冒险：当SD和RD同时为0时，触发器的输出状态是不确定的，这种情况应尽量避免。

• 正常工作：当SD=1且RD=1时，触发器处于正常工作状态。在时钟上升沿（↑）到来时，根据数据输入D的状态，输出Q会相应地更新为0或1；在时钟下降沿（↓）或时钟信号无变化时，输出Q保持原来的状态不变。

工作原理与真值表的关系

• 真值表体现工作原理：真值表是D触发器工作原理的量化体现，它清晰地展示了在不同输入组合下，触发器的输出状态如何变化。通过真值表，可以直观地理解D触发器在异步控制、时钟触发和状态保持等方面的行为。

• 工作原理指导真值表分析：了解D触发器的工作原理后，可以更容易地分析和理解真值表。例如，知道异步控制端具有最高优先级，就能明白为什么在SD=0或RD=0时，输出状态不受时钟和数据输入的影响；知道触发器在时钟上升沿采样数据输入并更新输出状态，就能理解真值表中时钟上升沿时输出状态与数据输入D的关系。