一、产品概述

ADMV4540 是模拟器件公司（Analog Devices）推出的一款 K 波段集成正交解调器，内部集成可编程分频比的分数 N 频率合成器（Fractional-N PLL）和压控振荡器（VCO）。该器件覆盖 17 GHz 到 24 GHz 的宽工作频段，支持高精度、高线性度的射频信号下变频与正交解调，能够直接输出 I/Q 基带信号，无需外部二次混频或额外相位校准电路，适用于雷达、无线通信、测试测量等多种应用场景。

　　产品详情

　　ADMV4540是一款高度集成的正交解调器，带有集成频率合成器，非常适合下一代K波段卫星通信。

　　ADMV4540的RF前端由两个低噪声放大器(LNA)路径组成，每个路径都具有可获得最大增益的最佳级联5 dB双边带噪声系数，同时最大限度地减少外部元件数量。双路径允许支持天线极化。LNA路径的选择可以通过SPI完成。

　　然后使用同相和正交(I/Q)混频器将LNA输出下变频到基带。然后将I/Q混频器输出馈入全差分低噪声、低失真可编程滤波器和可变增益放大器(VGA)。每个通道都能够抑制较大的带外干扰源，同时可靠地提升有用信号，从而降低系统模数转换器(ADC)的带宽和分辨率要求。通道之间的出色匹配及其在所有增益和带宽设置下的较高无杂散动态范围(SFDR)使ADMV4540成为具有密集星座图、多个运营商和附近干扰源的卫星通信系统的理想选择。

　　125 MHz、250 MHz和500 MHz三个滤波器角均可以通过串行外设接口(SPI)进行编程。滤波器提供六阶巴特沃斯响应，具有141 MHz、282 MHz和565 MHz的−3 dB转折频率。对于超过565 MHz的操作，可以禁用并完全绕过滤波器，从而将−3 dB带宽扩展到900 MHz。

　　ADMV4540的高动态范围基带输出放大器提供57 dB的整体标称转换增益。ADMV4540的三个基带电压可变衰减器(VVA)引脚(VCTRL_BBVVAx)可用于自动增益控制(AGC)，为ADMV4540提供宽广的RF输入动态范围。

　　这款功能丰富的器件包含一个集成的小数N分频锁相环(PLL)和一个低相位噪声压控振荡器(VCO)，可为两个双平衡I/Q混频器生成必要的片内本地振荡器(LO)信号，而无需外部频率合成。VCO利用内部自动校准程序，允许PLL选择必要的设置并锁定。

　　ADMV4540 PLL的参考输入(REFIN)采用50 MHz的差分激励晶体振荡器。或者，REFIN可以由高达100 MHz的外部单端基准频率驱动。鉴频鉴相器(PFD)比较频率高达100 MHz，允许以极其精细的步长连续覆盖17 GHz至21.5 GHz的LO。

　　ADMV4540采用3.3 V电源供电，总功耗低于3.2 W。采用符合RoHS的48引脚、7 mm × 7 mm LGA封装，并带有裸焊盘。ADMV4540采用3.3 V电源供电，并可在−40℃至+85℃温度范围内运行。

　　应用

　　卫星通信

　　特性

　　具有低相位噪声 VCO 的小数 N 频率合成器

　　K 波段正交解调器

　　可通过 4 线 SPI 编程

　　射频工作频率范围：17 GHz 至 22 GHz

　　LO 内部频率范围：17 GHz 至 21.5 GHz

　　双边带噪声指数：5 dB（最大转换增益时）

　　输出集成相位噪声，1 kHz 至 10 MHz：<1°

　　最大转换增益为 >50 dB

　　转换增益控制范围为 >50 dB

　　在复合输入电平为 −30 dBm，ΔfRF = 1 MHz 时，IM3 为 −54 dBc。

　　3 个基带、SPI 可选 LPF，转角频率为：每个基带路径上为 125 MHz、250 MHz 和 500 MHz

二、主要型号及参数

ADMV4540 目前只有一种型号，但通过 SPI 接口可灵活配置 PLL 分频比、VCO 频率及增益等参数。主要技术指标如下：

三、内部架构与工作原理ADMV4540 的核心由三部分构成：可编程 PLL/VCO、射频下变频网络和 I/Q 输出缓冲电路。

1. 分数 N PLL 与 VCO
   ADMV4540 集成一个高性能压控振荡器，其输出频率可在 17 GHz 到 24 GHz 之间连续调谐。PLL 环路采用分数 N 结构，最小可调分频步进为 0.0625，确保输出频率的高精度与低相位噪声。通过 SPI 总线编程，可以实时设置整数分频比、分数分频分子和分母、鉴相器带宽等参数，以平衡相位噪声与锁定时间。

2. 射频前端与混频
   射频输入信号（RF）通过射频匹配网络与变压器耦合进入解调器内部，与 VCO 提供的 LO 信号进行正交混频。器件在 I 和 Q 两路通道中各设置一个双平衡混频器，使得 I/Q 通道具有良好的隔离度与图像抑制能力。

3. 基带输出与校准
   混频得到的 I/Q 基带信号经过可编程增益放大器（PGA）和 DC 补偿电路，然后输出至差分缓冲器。内部校准功能可通过 SPI 控制，在系统上电或定期自检时自动补偿 I/Q 通道增益与相位不匹配，以提高解调精度。

四、关键性能指标

1. 相位噪声：在 LO 输出端，相位噪声典型值为 –94 dBc/Hz @ 1 MHz 偏移；PLL 输出端可达到 –120 dBc/Hz @ 1 MHz 偏移，满足高数据率无线通信和精密雷达系统的需求。

2. 增益与线性度：I/Q 通道增益可通过 SPI 在 0 dB 到 20 dB 之间调节，典型 20 dB 增益下，1 dB 压缩点（P1dB）为 –10 dBm，三阶交调点（IP3）为 –5 dBm，能够保证较宽动态范围。

3. 噪声系数：噪声系数典型值为 7 dB，结合高增益、低相位噪声特性，可有效提高系统灵敏度。

4. 图像抑制比与隔离度：图像抑制比大于 40 dB，RF 到 LO 旁路隔离度超过 50 dB，确保强信号环境下的稳定解调。

5. 转换带宽：I/Q 通道的 -3 dB 带宽可达 1 GHz，支持宽带信号解调。

五、功能特点

• 集成化高：内部集成 PLL、VCO、混频器和基带放大器，减少外部器件数量，简化射频系统设计。

• 宽带覆盖：一次芯片覆盖 17 GHz 到 24 GHz，适应多种 K 波段应用，无需外部切换元件。

• 高精度分频：分数 N 分频结构实现最小 0.0625 步进，频率精度高，支持频率合成灵活性。

• 快速锁定时间：典型锁定时间小于 50 微秒，适合快速跳频与扫描应用。

• 自动校准：内置 I/Q 平衡校准机制，提升解调精度，降低后级校准复杂度。

• 数字可编程：通过 SPI 总线可动态配置所有工作参数，实现软件定义无线电功能。

六、电气性能及封装ADMV4540 采用 5 mm × 5 mm 四方 LFCSP 封装，32 引脚焊盘排列，使布局紧凑。主要引脚分布如下：

• 射频输入 RF_IN

• 射频输出 LO_OUT

• I/Q 输出差分对 I_OUT、Q_OUT

• 供电引脚 Vdd_RF、Vdd_PLL、Vdd_IO

• SPI 接口引脚 SCLK、MOSI、MISO、CS

• 地引脚 GND

建议在布局设计时贴近 RF_IN 和 LO_OUT 引脚放置射频电容与电感，减少走线长度，并在供电引脚附近部署去耦电容，以抑制电源噪声。

七、典型应用

• 雷达系统：气象雷达、机载雷达和汽车毫米波雷达中，ADMV4540 可作为下变频器，输出 I/Q 基带信号供后端 DSP 做目标检测与跟踪。

• 无线通信：5G 毫米波基站和用户终端的射频收发模块，利用其低相位噪声、高线性度特性提升链路质量。

• 测试测量：矢量信号发生器和分析仪中，用于信号解调与基带校准，提高测量精度与稳定性。

• 卫星通信：Ka 波段链路中，可集成本地振荡与解调功能，显著降低系统体积与功耗。

八、使用注意事项与设计指南

1. 射频匹配：推荐在 PCB 上为 RF_IN 和 LO_OUT 匹配 50 欧姆阻抗网络，并使用微带线或共面波导结构。避免悬空长线导致反射。

2. 电源去耦：Vdd_RF 和 Vdd_PLL 两路电源需使用 0.1 微法和 1 纳法多级去耦电容，并在近引脚处焊接。

3. 温度管理：高功率工作时 VCO 会产生热量，建议在芯片底部敷铜或加装散热片，保证环境温度在 -40 ℃ 到 +85 ℃。

4. SPI 时序：SPI 时钟最大频率为 50 MHz，上电后需按照时序手册进行复位与配置，以免错失锁定。

5. EMI 抑制：在 PCB 四周布置地平面，射频区与数字区分离，减少数字信号对射频信号的干扰。

九、总结

ADMV4540 凭借高度集成化的 PLL/VCO、混频器和 I/Q 输出电路，实现了 17 GHz 到 24 GHz 的宽带正交解调功能，具有低相位噪声、高线性度、可编程分频和自动校准等优势。结合紧凑封装和数字控制接口，使其在雷达、5G 通信、测试测量和卫星通信等领域具有广泛的应用前景。在射频系统设计中，合理布局、充分去耦和精确匹配是发挥其最佳性能的关键。