尽管印制电路板(PCB)布局在高速电路中起着至关重要的作用，但它往往是设计过程中的最后一步。高速PCB布局有很多方面;关于这个问题已经写了好几卷书。本文从实用的角度讨论高速布局。主要目的是帮助新手在设计高速电路的电路板布局时了解他们需要解决的许多和各种考虑因素。但它也旨在为那些已经离开董事会布局一段时间的人提供复习。并非每个主题都可以在这里的可用空间中详细介绍，但我们解决了在提高电路性能，缩短设计时间和最大限度地减少耗时修改方面可以获得最大回报的关键领域。

虽然重点是涉及高速运算放大器的电路，但这里讨论的主题和技术通常适用于大多数其他高速电路的布局。当运算放大器工作在高射频频率时，电路性能很大程度上取决于电路板布局。一个“纸面上”看起来不错的高性能电路设计可能会因为粗心或草率的布局而导致性能平庸。在整个布局过程中，提前思考并注意重要细节将有助于确保电路按预期运行。

的示意图

虽然没有保证，一个好的布局开始于一个好的原理图。在绘制原理图时要考虑周到，要大方，要考虑电路中的信号流。从左到右具有自然而稳定流动的原理图也往往在电路板上具有良好的流动。把尽可能多的有用信息放在原理图上。参与这项工作的设计师、技术人员和工程师将非常感激，包括我们;有时客户会要求我们帮忙设计电路，因为设计师已经不在了。

除了通常的参考指示符、功耗和公差之外，原理图上还包含哪些信息?这里有一些建议，可以把一个普通的原理图变成一个超级原理图!添加波形，有关外壳或外壳的机械信息，迹线长度，隔离区域;指定哪些组件需要放在电路板的顶部;包括调谐信息，元件值范围，热信息，控制阻抗线，注释，简短的电路操作描述…(列表还在继续)。

不要相信任何人

如果你不是自己做布局，一定要留出足够的时间和布局人员一起完成设计。在这一点上，一盎司的预防胜过一磅的治疗!不要指望设计人员能读懂你的心思。在布局过程的开始，你的输入和指导是最关键的。你能提供的信息越多，你在整个布局过程中参与得越多，电路板就会越好。给设计人员一个临时完成点——在这个点上你想要得到布局进度的通知，以便快速查看。这种“闭环”可以防止布局偏离太远，并将最大限度地减少电路板布局的返工。

您对设计人员的说明应包括:对电路功能的简要描述;显示输入和输出位置的电路板草图;电路板堆叠(即电路板有多厚，有多少层，信号层和面的细节-电源，接地，数字和射频);哪些信号需要在每一层;关键部件需要放置的位置;旁路元件的准确位置;哪些痕迹是关键的;哪些线路需要控制阻抗线;哪些行需要有匹配的长度;组件的大小;哪些痕迹需要彼此远离(或靠近);哪些电路需要彼此远离(或靠近);哪些组件需要彼此靠近(或远离);哪些组件放在电路板的顶部和底部。你永远不会因为给别人太多信息——太少——而被抱怨;太多了，不。

学习经历:大约10年前，我设计了一个多层表面贴装板——电路板两侧都有元件。电路板用许多螺钉拧入镀金铝外壳(因为严格的振动规范)。偏置馈通引脚刺穿电路板。引脚是用电线粘接在PCB上的。这是一个复杂的集会。板上的一些组件是SAT(设置在测试中)。但是我没有指定这些分量应该在哪里。你能猜出其中一些被放在哪里吗?没错!在黑板的底部。生产工程师和技术人员不太高兴，因为他们不得不把组件拆开，设置值，然后重新组装所有组件。我没有再犯那样的错误。

位置，位置，位置

就像房地产一样，位置就是一切。电路在电路板上的位置，单个电路元件的位置以及邻近的其他电路都是至关重要的。

通常，输入、输出和电源位置是定义的，但它们之间的位置是“待定的”。在这种情况下，关注布局细节将产生显著的回报。从单个电路和整个电路板的关键元件放置开始。从一开始就指定关键组件位置和信号路由路径有助于确保设计按预期方式工作。第一次就做好可以降低成本和压力，并缩短周期时间。

供电绕过

在放大器的供电端绕过电源以最小化噪声是PCB设计过程中的一个关键方面-无论是高速运放还是任何其他高速电路。有两种常用的旁路高速运放配置。

轨道接地:这种技术在大多数情况下效果最好，它使用多个并联电容器从运放的电源引脚直接连接到地。通常，两个并联电容器就足够了，但有些电路可能需要额外的并联电容器。

并联不同的电容值有助于确保电源引脚在宽频带内看到低交流阻抗。在运算放大器电源抑制(PSR)下降的频率下，这一点尤为重要。电容器有助于补偿放大器的PSR下降。在几十年的频率范围内保持对地的低阻抗路径将有助于确保不需要的噪声不会进入运放。图1显示了多个并联电容器的好处。在较低的频率，较大的电容器提供一个低阻抗的路径到地。一旦这些电容器达到自共振，电容质量下降，电容器变成电感。这就是为什么使用多个电容器很重要的原因:当一个电容器的频率响应下降时，另一个电容器变得重要，从而在几十年的频率内保持低交流阻抗。

直接从运放的电源引脚开始;具有最小值和最小物理尺寸的电容器应与运放放置在电路板的同一侧，并尽可能靠近放大器。电容器的接地侧应以最小的引线或走线长度连接到接平面。这种接地连接应尽可能靠近放大器的负载，以尽量减少轨道和地面之间的干扰。图2演示了这种技术。

对于下一个更高值的电容器，应重复此过程。一个好的起点是最小值为0.01µF，下一个电容器的电解液为2.2µF或更大，ESR低。0508外壳尺寸为0.01µF，具有低串联电感和优异的高频性能。

轨对轨:在运放的正负供电轨之间使用一个或多个旁路电容作为备用配置。这种方法通常在电路中难以获得所有四个电容时使用。这种方法的缺点是电容器外壳尺寸可以变得更大，因为电容器上的电压是单电源旁路方法的两倍。更高的电压要求更高的击穿额定值，这意味着更大的外壳尺寸。然而，这个选项可以提供PSR和失真性能的改进。

由于每个电路和布局都不同;电容器的配置、数量和取值由实际电路要求决定。

寄生

寄生虫是那些讨厌的小妖精，爬进你的PCB(毫不夸张)，在你的电路中肆虐。它们是隐藏在高速电路中的杂散电容器和电感。它们包括由封装引线和多余走线长度形成的电感;板对地、板对电源平面和板对走线电容器;与过孔的交互，以及更多的可能性。图3(a)是一个典型的非反相运算放大器的原理图。然而，如果考虑到寄生元件，相同的电路看起来像图3(b)。

在高速电路中，对电路性能的影响并不大。有时只需要十分之一皮法拉就足够了。例如:如果在反相输入端只存在1pf的额外杂散寄生电容，则可能在频域产生近2db的峰值(图4)。如果存在足够的电容，则可能导致不稳定和振荡。

在寻找有问题的寄生虫的来源时，计算这些小妖精大小的几个基本公式可以派上用场。公式1是并联板电容器的公式(见图5)。

（1）

C为电容，A为板的面积，单位为厘米(2)，k为板材料的相对介电常数，d为板间距离，单位为厘米。

条带电感是另一种要考虑的寄生电感，它是由过长的走线和缺乏接地面造成的。道电感公式如式2所示。参见图6。

（2)

W为走线宽度，L为走线长度，H为走线厚度。所有尺寸均以毫米为单位。

图7中的振荡显示了高速运放非反相输入处2.54 cm走线长度的影响。等效杂散电感为29 nH(纳亨利)，足以在整个瞬态响应期间引起持续的低水平振荡。该图还显示了如何使用地平面来减轻杂散电感的影响。

过孔是寄生虫的另一个来源;它们可以同时引入电感和电容。式3为寄生电感公式(见图8)。

（3）

T是板的厚度，d是通孔的直径，单位是厘米。

公式4显示了如何计算通孔的寄生电容(见图8)。

（4）

ε(r)为板材的相对磁导率。T是板的厚度。D(1)为环绕通孔的衬垫直径。D(2)为接平面间隙孔的直径。所有尺寸都以厘米为单位。在0.157厘米厚的电路板上，单通孔可以增加1.2 nH的电感和0.5 pF的电容;这就是为什么在铺设木板时，必须时刻保持警惕，以尽量减少寄生虫的渗透!

地平面

要讨论的内容比这里所能涵盖的要多得多，但我们将重点介绍一些关键特性，并鼓励读者更详细地了解这个主题。参考文献列表出现在本文的末尾。

地平面作为公共参考电压，提供屏蔽，使散热，并减少杂散电感(但它也增加寄生电容)。虽然使用地平面有很多优点，但在实现它时必须小心，因为它能做什么和不能做什么是有限制的。

理想情况下，PCB的一层应该专门用作接地平面。最好的结果是整个飞机都完好无损。不要为了在这个专用层上路由其他信号而移除接地面的区域。地平面通过导体与地平面之间的磁场抵消来减小走线电感。当去除了地平面区域时，意外的寄生电感可能会引入到地平面上方或下方的走线中。

因为接地面通常具有较大的表面和截面积，所以在接地面上的电阻被保持到最小。在低频时，电流走电阻最小的路径，而在高频时，电流走阻抗最小的路径。

然而，也有例外，有时地平面越少越好。如果将地平面从输入和输出垫下移除，高速运算放大器的性能会更好。输入端的地平面引入的杂散电容，加上运算放大器的输入电容，降低了相位裕度，并可能导致不稳定。从寄生讨论中可以看出，运算放大器输入端1pf的电容会导致显著的峰值。输出端的电容性长(包括杂散)会在反馈回路中产生一个极。这可以减少相位裕度，并可能导致电路变得不稳定。

数字电路，包括接地和接地面，应该尽可能分开。快速上升的边缘在地平面上产生电流尖峰。这些快速的电流峰值会产生噪声，影响性能。数字接地(和电源)应该绑在一个公共接地点，以尽量减少循环数字和接地电流和噪声。

在高频时，必须考虑一种叫做趋肤效应的现象。趋肤效应导致电流在导体的外表面流动，实际上使导体变窄，从而增加其直流值的电阻。虽然趋肤效应超出了本文的讨论范围，但铜的趋肤深度(以厘米为单位)的近似值是

（5）

不易受影响的电镀金属可以帮助减少皮肤效应。

包装

运算放大器通常以各种封装形式提供。所选择的封装会影响放大器的高频性能。主要影响因素是寄生(前面提到过)和信号路由。在这里，我们将重点介绍放大器的输入、输出和功率路由。

图9展示了SOIC封装(a)和SOT-23封装的(b)中运放的布局差异。每种封装类型都有自己的挑战。专注于(a)，对反馈路径的仔细检查表明，有多种选择可以路由反馈。保持跟踪长度短是至关重要的。反馈中的寄生电感会引起振铃和超调。在图9(a)和图9(b)中，反馈路径绕过放大器。图9(c)显示了另一种方法——在SOIC包下路由反馈路径——它最小化了反馈路径的长度。每个选项都有细微的差别。第一种选择可能导致多余的走线长度，增加串联电感。第二种选择使用过孔，它可以引入寄生电容和电感。在设计电路板时，必须考虑到这些寄生虫的影响和含义。SOT-23布局几乎是理想的:最小的反馈跟踪长度和使用过孔;负载电容器和旁路电容器以短路径返回到同一接地连接;正轨电容(如图9(b)所示)位于电路板底部负轨电容的正下方。

低失真放大器引脚:在一些器件运放(例如AD8045)中提供了一种新的低失真引脚，有助于消除上述两个问题;它还提高了另外两个重要领域的性能。LFCSP的低失真引脚，如图10所示，采用传统运放引脚，逆时针旋转一个引脚，并添加第二个输出引脚作为专用反馈引脚。

低失真引脚允许输出(专用反馈引脚)和反相输入之间的紧密连接，如图11所示。这极大地简化了布局。

另一个好处是减少二次谐波失真。传统运放引脚配置中二次谐波失真的一个原因是非反相输入和负电源引脚之间的耦合。LFCSP封装的低失真引脚消除了这种耦合，大大降低了二次谐波失真;在某些情况下，降低幅度可达14 dB。图12显示了AD8099 SOIC和LFCSP封装之间失真性能的差异。

这种封装还有另一个优势——在功耗方面。LFCSP提供了一个外露的桨叶，降低了封装的热阻，并可以将西塔(JA)提高约40%。由于其较低的热阻，设备运行温度较低，这意味着更高的可靠性

目前，有三款采用新型低失真引脚的Devices高速运放:AD8045、AD8099和AD8000。

布线和屏蔽

电路板上存在各种各样的高电压和低电流的数字信号，范围从直流到千兆赫。防止信号相互干扰是很困难的。

回想一下“不要相信任何人”的建议，提前思考并制定一个如何在董事会上处理信号的计划是至关重要的。重要的是要注意哪些信号是敏感的，并确定必须采取哪些步骤来保持它们的完整性。地平面为电信号提供了一个共同的参考点，它们也可以用于屏蔽。当需要信号隔离时，第一步应该是在信号走线之间提供物理距离。以下是一些可以遵循的良好做法:

• 尽量减少长时间的平行运行和信号走线在同一板上的接近将减少电感耦合。

• 尽量减少相邻层上的长走线将防止电容耦合。

• 要求高度隔离的信号走线应在单独的层上布线，如果不能完全隔离，则应相互正交，中间有接地面。正交布线将最大限度地减少电容耦合，并形成一个电屏蔽。这种技术被用于形成控制阻抗线。

高频(RF)信号通常在控制阻抗线上运行。也就是说，走线保持一个特征阻抗，比如50欧姆(典型的射频应用)。两种常见类型的控制阻抗线，微带线和带状线都可以产生类似的结果，但有不同的实现。

如图13所示，微带控制阻抗线可以在电路板的两侧运行;它使用紧挨着它的地平面作为参考平面。

式6可用于计算FR4板的特性阻抗。

（6）

H为地平面到信号走线的距离，W为走线宽度，T为走线厚度;所有尺寸均以密尔为单位(英寸× 10(-3))。ε(r)是PCB材料的介电常数。

带状线控制阻抗线(见图14)使用两层地平面，信号走线夹在它们之间。这种方法使用更多的走线，需要更多的电路板层，对介电厚度变化敏感，并且成本更高，因此通常仅用于要求苛刻的应用中。

带状线的特性阻抗设计方程如式7所示。

（7）

保护环，或“保护”，是另一种常见类型的屏蔽与运放;它用于防止杂散电流进入敏感节点。原理很简单——用保护导体完全环绕敏感节点，保护导体保持或驱动到(低阻抗)与敏感节点相同的电位，从而使杂散电流远离敏感节点。图15(a)显示了反相和非反相运放配置的保护环原理图。图15(b)显示了SOT-23-5封装中两个保护环的典型实现。

屏蔽和布线还有许多其他选择。我们鼓励读者阅读下面的参考资料，以获得关于这个和上面提到的其他主题的更多信息。

结论

智能电路板布局是运放电路设计成功的关键，对于高速电路更是如此。好的原理图是好的布局的基础;电路设计人员和布局设计人员之间的密切协调是必不可少的，特别是在零件和布线的位置方面。要考虑的主题包括电源旁路、最小化寄生、接地平面的使用、运算放大器封装的影响以及路由和屏蔽方法。

参考电路

“保持高速电路板布局在轨道上”，《电子时报》，2005年5月23日。

Brokaw, Paul，“IC放大器用户对去耦、接地和使事情正确变化的指南”，器件应用笔记An -202。

Brokaw, Paul和Jeff Barrow，“低频和高频电路的接地”，器件应用笔记AN-345。

Buxton, Joe，“精心设计训练高速运算放大器”，器件应用笔记AN-257。

DiSanto, Greg，“适当的pc板布局改善动态范围”，EDN, 2004年11月11日。

Grant, Doug和Scott Wurcer，“避免被动元件陷阱”，器件应用笔记AN-348。

霍华德·W·约翰逊和马丁·格雷厄姆，《高速数字设计，黑魔法手册》，普伦蒂斯霍尔出版社，1993年。

荣格，沃尔特，编辑，运算放大器应用手册，爱思唯尔新闻，2005年。