原标题：Cadence LPDDR5X IP 解决方案面向下一代人工智能、汽车和移动应用

　　Cadence的LPDDR5X内存IP解决方案由经过硅验证的PHY和控制器组成，旨在连接到遵循JEDEC JESD209-5B标准的LPDDR5X DRAM设备。

　　Cadence Design Systems Inc. 的 LPDDR5X 内存接口 IP 设计经过优化，运行速度为 8533Mbps，比上一代 LPDDR IP 快 33%。Cadence LPDDR5X IP 现已可供客户参与，拥有基于 Cadence LPDDR5 和 GDDR6 产品线的全新高性能、可扩展和适应性强的架构。

　　新的Cadence LPDDR5X内存IP解决方案由经过硅验证的PHY和高性能控制器组成，旨在连接到遵循JEDEC JESD209-5B标准的LPDDR5X DRAM设备。控制器/PHY 接口基于 DFI 5.1 最新规范，支持多种片上总线。

　　LPDDR5X 内存开辟了传统上由 LPDDR 内存提供服务的移动市场之外的各种高带宽应用，包括高级驾驶辅助系统 (ADAS)、自动驾驶、低端边缘 AI 和网络。Cadence LPDDR5X IP 旨在通过灵活的平面图设计选项为这些应用和其他应用实现业界下一代 SoC 设计，而新架构允许根据个别应用要求微调功耗和性能。

　　踏频设计IP支持JEDEC标准(JESD209-5B)定义的最快数据速率。Cadence的LPDDR5X控制器和PHY已通过Cadence的LPDDR5X验证IP(VIP)验证，可提供快速IP和SoC验证闭合。LPDDR5X 版 Cadence VIP 包括从 IP 到系统级验证的完整解决方案，包括 DFI VIP、LPDDR5X 内存模型和系统性能分析器。

　　“LPDDR5X的峰值速度将提高边缘设备体验和性能的标准，从汽车到消费物联网再到网络设备，”美光嵌入式业务部门产品和系统副总裁Michael Basca说。我们与Cadence的合作将使下一波芯片组能够与这种低功耗、高性能内存无缝协作，从而加速LPDDR5X的生态系统采用。

　　Cadence公司副总裁兼IP事业部总经理Sanjive Agarwala表示：“Cadence LPDDR5X IP在硅片中以8533Mbps的速度运行，展示了Cadence用于完整存储器系统IP解决方案的下一代架构。这种新的前沿存储器IP解决方案巩固了我们的存储器接口IP领导地位，使业界能够实现当今未来的AI、汽车和移动SoC设计。

　　LPDDR5X IP 支持 Cadence 的智能系统设计策略，该策略通过高性能、设计优化、一流的技术实现卓越的 SoC 设计。