原标题：锁存器芯片74LS373的中文资料：引脚图及功能、逻辑电路真值表、工作原理及应用电路图

74LS373是一种8位锁存器，它包含8个透明的D型锁存器，每个锁存器都带有输出极[1]。具体引脚功能如下：

• 18：D0D7，数据输入端口，用于输入需要暂存的8位数据[1][2]。

• 9：主复位端口MR（在某些资料中可能未提及此端口）[2]。

• 10：时钟端口CP，当CP有正跳变时，锁存器接收D输入的信息，并通过Q输出进行驱动控制[2]。

• 11：输出允许端口OE（或Latch Enable，Output Enable），OE为低电平时，输出使能，数据将从Q0~Q7输出；OE为高电平时，输出禁止，数据输出端口处于高阻态[1][2][3]。

• 1219：Q0Q7，数据输出端口[1][2]。

• 20：负电源VCC[2]。

• 21：地GND[1][2]。

另外，还有G引脚（数据锁存控制端），当G为“1”时，锁存器输出状态同输入状态；当G由“1”变“0”时，数据打入锁存器中[3]。

逻辑电路真值表：

真值表描述了输入与输出之间的关系。其中，“X”表示逻辑电平不确定。当Latch Enable和Output Enable为高电平时，输出可能不会改变或处于高阻态。当Latch Enable有正跳变且Output Enable为低电平时，输出将反映输入数据[1][2][3]。

工作原理：

74LS373的工作可以分为两个部分：数据输入和控制信号处理。当Latch Enable输入信号为高电平时，锁存器开始工作，将输入的数据存储到相应的锁存器中。当Output Enable输入信号为低电平时，锁存器中存储的数据可以输出到Q0~Q7引脚。同时，若OE输入为低电平，则输出无效[1][2][3]。

应用电路图：

74LS373广泛应用于数字逻辑电路中，如并行总线控制、存储器扩展和数据缓冲等[2]。具体的应用电路图包括抢答器电路、单片机接口电路和信号发生器电路等[4]。这些电路图展示了如何使用74LS373来实现特定的功能，如数据输入、输出和存储等[4]。

请注意，以上信息基于当前可用的搜索结果，并可能因不同的应用和需求而有所变化。在实际应用中，建议参考具体的电路设计和应用手册。