原标题：ad7656应用电路图大全（四款ad7656外围电路/电能质量监测/级联电路）

　　ad7656应用电路图一：外围电路

　　图4所示是AD7656在并行接口状态下的外围电路连接。其中的DVcc和AVcc分别是数字电压端和模拟电压端，它们在接入前要经过1个去耦电路，如图4所示，每个供电电压输入引脚都要连接1个去耦电路，该电路由1只10μF和1只100nF的电容器组成。VDD、Vss和VDRIVE同样要连接去耦电路。

　　AD7656的输出接到FPGA中进行数字信号的滤波处理，然后再送入数字信号处理器(DSP)进行处理。用FPGA控制引脚CONVSTA/B/C、 RD和CS的状态，可以用编程的方法或硬件连接的方式来实现。系统中的FPGA是ALTERA公司的EP1K30，DSP选用ADI公司的TS101S。此系统的外围电路比较简单，比较容易实现，具有真正的高速、高性能数字信号采集功能。

　　ad7656应用电路图二：电能质量监测

　　电能质量测控系统采用16位高功能、低功耗的DSP芯片TMS320vc5402作为CPU，具有先进的多总线结构，40位AIU，数据/程序寻址空间1M*16bit，内置4K*16bitP/DROM和16K*16bitDARAM，工作频率可达到IOOMIPS。该处理器是整个监测系统的控制核心，主要完成系统的通讯接口，负责系统中各个电路的协调管理以及计算结果的预处理。其特点是任务多，各个任务之间的协调较为复杂。DSP芯片接收数据采集系统送来的数字信号，并对其进行分析和计算，以实现各种算法，完成电压、电流、功率、功率因数、频率及各项电能指标的计算和分析。同时通过开关量输入输出通道实现各种控制模式。系统扩展高精度CPID实现对外围各种设备的控制;扩展1片AM28F010作为外部程序存储器和数据存储器;与上位机通讯采用RS一485协议，为此内部集成一个通用的UART和全功能收发器MAX3140。

　　电能质量监测需要对电压、电流、有功功率、无功功率、频率等基本参数进行实时监测，并对电力系统的谐波、三相电压不平衡度、电压闪变等指标进行分析。为了保证实时性，系统采用2片高速6通道同时转换的A/D转换器AD7656，同步采集三相电压信号和电流信号，简化了系统的硬件设计和软件程序设计，为DSP及时准确地完成繁多的系统任务和复杂的算法奠定了基础。A/D转换模块中，A/D采集要求DSP在接受到指示A/D转换已完成的信号后从A/D中读取转换结果，因此需要建立两个硬件中断，一个是A/D中断请求，BUSY引脚变低指示所有转换已完成，通知DSP可从片内的寄存器读转换结果;另一个是DSP接收A/D数据中断，如CS和RD低脉冲即为DSP从AD7656中读转换结果，在RD的上升沿将数据读入DSP，建立两个与硬件中断相对应的软件中断SWI，建立配置A/D属性的任务。系统的硬件结构框图如图3。

　　ad7656应用电路图三：级联电路

　　如图6所示为AD7656级联电路图，锁相环的输出信号PLL-CONVST控制两块AD7656的21、22、23管脚，同时启动12路采集;CPU作为主机为AD7656的11管脚(AD—SCLK)提供时钟信号。CPU从图6(a)的管脚7(DATA—OUTA)通过SPI读取数据;图6(a)的12管脚与图6(b)的管脚7连接，实现两块AD7656的级联;通过判断AD7656的18管脚(AD—BUSY)来提醒CPU读取转换数据。

　　ad7656应用电路图四：菊花链电路

　　采用2片AD7656-1配置成菊花链，可实现12通道同时采样，数据通过DOUTA[]输出，S3C2410A用同步串行接[10(SPIO)接收数据，如图4所示。S3C2410A的GPEII弓|脚实现片上同步串行接[1SPIO的MISO功能，GPEI3(SCK)3|脚实现SPIO接C的同步时钟输出，GPFO弓|脚配置为中断EINTO输入并与AD7656-1(1)的BUSY脚相连;GPBO设置为PWM输出，GPG9弓|脚没置为通用输出口，分别作为AD7656-1(1)和AD7656-1(2)的CONVST和CS的控制信号输入。AD7656-1连接外围电路时，必须对关键弓|脚进行必要的设置：AD7656-1(1)、AD7656-1(2)的DVCC、AVCC、VDRIVE、REFIN/OUT和VSS|脚须并联一个1uF的去耦电容;为了与S3C2410A的3.3V的接[匹配，VDRIVE接+3V电源;STBY接VDRIVE，选择正常模式;RANGE接地表示选择输入范围士10V;H/s接数字地选择为硬件配置;SER/PAR接VDRIVE，RD接数字地，选择为串行模式。AD7656-1(1)的DCEN接VDRIVE，配置为菊花链模式，且SELA接VDRIVE，SELB、C，DCINA、B、C接数字地;AD7656-1(2)的DCEN接数字地，配置为排菊花链模式，且SELA接VDRIVE，SELB、C，DCINB、C接数字地。具体配置如图所示。