原标题：你知道有哪些可以改善电源噪声的方法吗？

电源噪声是影响系统性能的关键因素，尤其在精密模拟电路、高速数字电路及射频系统中。噪声来源包括开关纹波、热噪声、1/f噪声、地弹噪声及外部干扰。以下从抑制源头、阻断传播、优化终端三个层面系统性阐述解决方案。

一、抑制噪声源头：优化电源设计

1. 开关电源噪声抑制

• 拓扑优化

• 多相交错并联：将多路Buck电路相位错开（如120°相位差），使开关纹波频率倍增且幅度抵消（如3相Buck纹波频率为单相的3倍，幅度降低58%）。

• 谐振转换器：采用LLC或CLLC谐振拓扑，实现ZVS（零电压开通）和ZCS（零电流关断），开关损耗降低90%，EMI降低20dB以上。

• 控制策略

• 扩频调制（SSFM）：将开关频率随机抖动±5%（如100kHz±5kHz），使EMI频谱能量分散，峰值噪声降低10dB。

• 谷底导通（Valley Switching）：在LLC转换器中，通过检测谐振腔电压谷底触发开关，降低开关损耗与噪声。

2. 线性电源噪声优化

• 基准源降噪

• 带隙基准+斩波稳零：通过斩波开关（如100kHz）将1/f噪声调制到高频，再经低通滤波滤除，噪声密度降低至10nV/√Hz@10Hz。

• 低温漂基准：采用自偏置基准（如ADR45xx系列，温度系数0.5ppm/°C），减少热噪声。

• LDO降噪技巧

• 前馈电容补偿：在LDO误差放大器输入端并联10pF电容，提升高频PSRR（如1MHz处PSRR从40dB提升至60dB）。

• Burst Mode禁用：在轻载时关闭突发模式，避免开关噪声（如LTC3895的强制PWM模式）。

二、阻断噪声传播：滤波与隔离技术

1. 输入/输出滤波设计

• LC滤波器

• 二阶LC滤波：L=1μH，C=47μF，截止频率fc=23kHz，可抑制开关电源高频纹波（如100kHz纹波衰减40dB）。

• CLC滤波器：增加第二级电容（如10μF），进一步衰减高频噪声（如1MHz处衰减>60dB）。

• π型滤波器

• 共模抑制：L=10μH共模电感，CY=2.2nF×2，共模噪声衰减>40dB@150kHz。

• 差模抑制：CX=1μF×2，差模噪声衰减>30dB@1MHz。

2. 隔离与屏蔽技术

• 磁隔离

• 数字隔离器：采用ADuM540x系列（基于iCoupler技术），隔离电压5kV，共模瞬态抗扰度>100kV/μs。

• 隔离电源：使用反激式隔离DC-DC（如Vicor PI3546），输入输出隔离4242VDC，噪声耦合降低50dB。

• 屏蔽设计

• 电源线屏蔽：采用双绞屏蔽线（如Belden 8723，衰减<0.5dB/m@1GHz），外层接机壳地。

• 模块屏蔽：电源模块外壳镀镍铝材（厚度≥1.5mm），接地阻抗<5mΩ，屏蔽效能>80dB@1GHz。

三、优化终端负载：去耦与接地策略

1. 去耦电容布局

• 电容选型与组合

  
  

  电容类型	典型值	作用频段	布局原则
  钽电容	10μF~47μF	<1MHz	靠近电源引脚，缩短走线
  陶瓷电容	0.1μF	1MHz~100MHz	放置在芯片VCC/GND引脚对
  高频电容	10nF	>100MHz	采用0402封装，直接跨接在芯片引脚

  
  

• 电容并联等效模型

• 实际电容等效为C、ESL（等效串联电感）、ESR（等效串联电阻）串联，自谐振频率fSR=1/(2π√(LC))。

• 示例：0.1μF陶瓷电容（ESL=0.5nH）的fSR=712kHz，需配合10nF电容（fSR=7.1MHz）覆盖高频段。

2. 接地策略

• 单点接地 vs 多点接地

• 低频（<1MHz）：采用单点接地（如星形接地），避免地环路噪声。

• 高频（>10MHz）：采用多点接地（如PCB大面积铺铜），降低地线电感。

• 数字地与模拟地分割

• 磁珠隔离：在数字地与模拟地之间串联磁珠（如BLM18PG221SN1，阻抗100Ω@100MHz），抑制数字噪声耦合。

• 0Ω电阻桥接：在关键信号处用0Ω电阻连接，便于调试时断开。

四、典型应用场景解决方案

1. 高速ADC供电

• 需求：电源噪声<1mVP-P，PSRR>80dB@1MHz。

• 方案：

1. 输入端：π型滤波器（L=10μH，CX=1μF，CY=2.2nF×2）。

2. 线性稳压：采用超低噪声LDO（如ADP1764，噪声4μVRMS）。

3. 去耦网络：10μF钽电容+0.1μF陶瓷电容+10nF高频电容。

4. 接地：模拟地与数字地通过磁珠隔离，ADC电源引脚附近铺铜。

2. FPGA内核供电

• 需求：瞬态响应<1μs，负载阶跃时电压跌落<50mV。

• 方案：

1. 电源架构：多相Buck（如4相，每相25A，总电流100A）。

2. 输出滤波：CLC滤波器（L=0.5μH，C=470μF×4）。

3. 去耦：100μF钽电容+10μF陶瓷电容（每相1组）。

4. 监控：通过I2C实时监测电压/电流/温度（如UCD9090A）。

3. 射频前端供电

• 需求：电源纹波<1mVRMS，避免干扰LO信号。

• 方案：

1. 电池供电：先经开关电源预稳压（如TPS54331，效率95%），再接LDO（如LP5907，噪声3.8μVRMS）。

2. 屏蔽：电源线采用同轴电缆（外导体接地），模块外壳接机壳地。

3. 滤波：在LDO输出端增加LC滤波器（L=100nH，C=10μF），截止频率1.6MHz。

五、关键测试与验证方法

六、总结与建议

1. 优先级排序：

• 一级优先级：滤波设计、去耦电容布局、接地策略。

• 二级优先级：电源拓扑优化、屏蔽技术、噪声监测。

2. 器件推荐：

• 超低噪声LDO：ADP1764（4μVRMS）、LT3045（0.8μVRMS）。

• 高性能滤波器：TDK MLCC电容（X7R/C0G）、Würth共模电感（744223）。

• 隔离器件：ADuM540x数字隔离器、Vicor PI3546隔离电源。

3. 避坑指南：

• 电容自谐振陷阱：避免在电容自谐振频率点使用（如0.1μF陶瓷电容在712kHz时阻抗最大）。

• 磁珠误用：磁珠仅对高频噪声有效，低频噪声需用电感滤波。

• 接地环路：严禁用示波器探头地线直接夹电源线（会形成大环路天线），应使用接地弹簧或短地线。

通过系统性应用上述方法，可将电源噪声降低至μV级，满足精密测量、高速通信及射频系统的严苛要求。