原标题：如何为其高速ADC设计清洁电源？

为高速ADC（模数转换器）设计清洁电源是确保其性能（如信噪比、无杂散动态范围、线性度等）的关键。高速ADC对电源噪声极其敏感，电源噪声会直接耦合到ADC的模拟输入和时钟信号中，导致性能下降。以下是设计清洁电源的详细方法和关键步骤：

一、高速ADC电源噪声的主要来源

1. 电源本身噪声：开关电源（如DC-DC转换器）的高频开关噪声。

2. 地线反弹：数字电路的瞬态电流通过地线回流时引起的电压波动。

3. 耦合干扰：电源线与信号线之间的电磁耦合。

4. 元件噪声：电源滤波元件（如电容、电感）的寄生参数引入的噪声。

二、设计清洁电源的核心原则

1. 低噪声供电：为ADC的模拟部分和时钟信号提供低噪声、低纹波的电源。

2. 隔离与屏蔽：将数字电源和模拟电源隔离，减少数字噪声的耦合。

3. 滤波与稳压：在电源输入端和关键节点添加滤波和稳压电路。

4. 合理布局：优化PCB布局，减少电源噪声的传播路径。

三、具体设计步骤与方案

1. 电源拓扑选择

• 模拟电源：优先选择线性稳压器（LDO），因其输出噪声低（通常为几μVrms），适合为ADC的模拟部分供电。

• 示例：选择低噪声LDO（如TI的TPS7A4700，噪声<1μVrms）。

• 数字电源：可使用开关电源（DC-DC），但需通过滤波和LDO进一步降噪。

• 示例：在DC-DC输出端添加LC滤波器和LDO，为ADC的数字部分供电。

2. 电源滤波设计

• 输入滤波：在电源输入端添加π型滤波器（L-C-L）或LC滤波器，抑制高频噪声。

• 示例：使用10μH电感和10μF陶瓷电容组成LC滤波器，截止频率约1.6MHz。

• 去耦电容：在ADC的电源引脚附近添加去耦电容，提供瞬态电流并抑制高频噪声。

• 示例：使用0.1μF陶瓷电容（高频去耦）和10μF钽电容（低频去耦）并联。

3. 电源隔离与屏蔽

• 隔离设计：

• 使用磁珠或共模电感隔离数字和模拟电源。

• 示例：在数字电源和模拟电源之间添加磁珠（如Murata的BLM18PG121SN1），抑制高频噪声。

• 屏蔽设计：

• 对敏感电路（如ADC的模拟部分）进行屏蔽，减少外部噪声的干扰。

• 示例：使用金属屏蔽罩覆盖ADC及其模拟电路。

4. PCB布局优化

• 分区布局：

• 将ADC的模拟部分、数字部分和电源部分分开布局，减少数字噪声对模拟部分的干扰。

• 示例：在PCB上划分模拟区、数字区和电源区，并使用地线隔离。

• 地线设计：

• 使用单点接地或星形接地，避免地线环路。

• 示例：将模拟地和数字地通过磁珠或0Ω电阻单点连接。

• 走线优化：

• 缩短高频信号的走线长度，减少寄生电感和电容。

• 示例：将ADC的电源引脚与去耦电容之间的走线长度控制在1mm以内。

5. 时钟信号供电

• 独立供电：为ADC的时钟信号提供独立的电源，避免与数字和模拟电源共用。

• 低噪声设计：使用LDO为时钟电路供电，并添加滤波电容。

• 示例：使用TI的LP5907 LDO为时钟缓冲器供电，噪声<6μVrms。

6. 参考电压设计

• 低噪声参考源：选择低噪声的电压基准源（如ADR4550，噪声<0.75μVp-p）。

• 滤波与去耦：在参考电压引脚附近添加去耦电容，抑制噪声。

• 示例：使用0.1μF陶瓷电容和10μF钽电容并联。

四、电源噪声测试与验证

1. 测试工具：

• 使用低噪声示波器（如Keysight DSOX4054A）和频谱分析仪（如R&S FSV）测量电源噪声。

• 使用近场探头（如Tektronix P6060A）检测PCB上的噪声分布。

2. 测试方法：

• 测量电源的纹波和噪声（通常在20MHz带宽内）。

• 测量ADC输出信号的相位噪声和频谱纯度，验证电源噪声的影响。

3. 优化调整：

• 根据测试结果调整滤波参数、去耦电容或PCB布局，直到满足性能要求。

五、典型案例：14位125MSPS ADC的电源设计

需求：

• ADC模拟电源：3.3V，噪声<1mVrms。

• ADC数字电源：1.8V，噪声<5mVrms。

• 时钟电源：2.5V，噪声<2mVrms。

方案：

1. 模拟电源：

• 使用DC-DC（如TI的TPS54331）将5V转换为3.3V。

• 在DC-DC输出端添加LC滤波器（10μH电感+10μF陶瓷电容）。

• 使用LDO（如TI的TPS7A4700）将3.3V进一步稳压至3.3V，噪声<1μVrms。

2. 数字电源：

• 使用DC-DC（如TI的TPS54331）将5V转换为1.8V。

• 在DC-DC输出端添加LC滤波器和LDO（如TI的LP5907），噪声<5mVrms。

3. 时钟电源：

• 使用LDO（如TI的LP5907）将3.3V转换为2.5V，噪声<2mVrms。

4. 滤波与去耦：

• 在ADC的电源引脚附近添加0.1μF陶瓷电容和10μF钽电容。

• 在电源输入端添加π型滤波器（L-C-L）。

5. PCB布局：

• 将模拟区、数字区和电源区分开，使用地线隔离。

• 时钟信号走线远离电源线和数字信号线。

效果：

• 电源噪声：模拟电源噪声<1mVrms，数字电源噪声<5mVrms，时钟电源噪声<2mVrms。

• ADC性能：SNR提高3dB，SFDR提高10dB。

六、总结：高速ADC清洁电源设计的关键点

1. 电源拓扑选择：模拟电源优先用LDO，数字电源可用DC-DC+LDO。

2. 滤波与稳压：在电源输入端和关键节点添加滤波和稳压电路。

3. 隔离与屏蔽：隔离数字和模拟电源，屏蔽敏感电路。

4. PCB布局优化：分区布局、单点接地、缩短高频走线。

5. 时钟与参考电压：独立供电，低噪声设计。

6. 测试与验证：使用示波器和频谱分析仪测量电源噪声，优化设计。

七、推荐元件与工具

八、直接结果与分析

1. 电源噪声显著降低：通过LDO和滤波电路，电源噪声可降低至μVrms级别。

2. ADC性能提升：清洁电源可提高ADC的SNR和SFDR，减少谐波和互调失真。

3. 系统可靠性提高：减少电源噪声对ADC的干扰，提高系统的长期稳定性和可靠性。

通过系统化的电源设计，可以为高速ADC提供清洁、稳定的电源，确保其性能达到最佳状态。