上拉电阻简介

　　上拉电阻，就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。上拉电阻一般是一端接电源，一端接芯片管脚的电路中的电阻，下拉电阻一般是指一端接芯片管脚一端接地的电阻。上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理。也是将不确定的信号通过一个电阻钳位在低电平。

　　2.上拉电阻作用

　　上拉电阻就是从电源高电平引出的电阻接到输出端，其主要作用可以总结为以下几条：

　　1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

　　2、OC门电路必须使用上拉电阻，以提高输出的高电平值。

　　3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

　　4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗，提供泄荷通路。

　　3.上拉电阻原理

　　上拉电阻实际上是集电极输出的负载电阻，不管是在开关应用和模拟放大，此电阻的选则都不是拍脑袋的。工作在线性范围就不多说了，在这里是讨论的是晶体管是开关应用。由于数字应用时晶体管工作在饱和和截止区，对负载电阻要求不高，电阻值小到只要不小到损坏末级晶体管就可以，大到输出上升时间满足设计要求就可，随便选一个都可以正常工作。

　　上拉电阻在什么情况下使用:

　　2、OC门电路必须加上拉电阻，才能使用。

　　3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

　　4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

　　5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

　　6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

　　7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

　　上拉电阻阻值的选择原则包括:

　　1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。

　　2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。

　　3、对于高速电路，过大的上拉电阻可能边沿变平缓。

　　综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

　　对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：

　　1. 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。

　　2. 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

　　3. 高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

　　4. 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

　　下拉电阻的设定的原则和上拉电阻是一样的。

　　OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平门限值)。

　　选上拉电阻时：

　　上拉电阻的选择与经验总结

　　上拉电阻在电路中的主要作用就是对电流起到限流作用，在一些设计当中经常会用到上拉与下拉电阻，但电源的设计者们往往对这两种电阻了解的不多，正因如此，在电路出现因为上拉与下拉电阻而导致的问题时，设计者们却会找不到相应的解决方法。在本篇文章当中，小编将为大家分享关于上拉电阻的一些基础知识与经验，希望能为大家有所帮助。

　　上拉电阻经验总结

　　1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

　　2、OC门电路必须加上拉电阻，才能使用。

　　3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

　　4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

　　5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

　　6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

　　7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

　　上拉电阻阻值的选择原则

　　从灌电流的能力与节约能源的考虑出发，应具备电阻大，电流小的特点。从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。从确保足够的驱动电流考虑应当足够小;电阻小，电流大。对于高速电路，过大的上拉电阻可能边沿变平缓。

　　在10K到1K之间，适用于以上三点。对下拉电阻也有类似道理。对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：

　　1、驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。

　　2、下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

　　3、高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

　　4、频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

　　本篇文章对上拉电阻的相关经验与选择原则进行了介绍，在这其中，对上拉电阻的选择是本篇文章的重点内容，希望大家能够利用本篇文章当中的知识点运用到自己的设计中去，丰富自己的知识储备。