原标题：电力线通信数据集中器设计方案

　　引言

　　电力线通信(Power Line CommunicaTIon)技术是指在1.6M到30M频带范围内，将电力线作为通信媒介，传输数据、语音、视频信号的一种通信方式。在发送时，利用GMSK或OFDM调制技术先将数据调制成载波信号或扩频信号，通过耦合器耦合到220V或其他交/直流电力线上，然后在电力线上进行传输，在接收端，先经过滤波器将调制信号滤出，再经过解调，就可以得到原信号。电力线通信技术不需要重新布线，直接使用现有的电力网实现对数据、语音、视频等信息的传递，具有易维护、易推广、易使用、低成本等优点，显示出了良好的前景和巨大的市场潜力。

　　针对电力线通信的特点，提出一种数据集中器的设计方案， 阐述以SH7145开发板为核心的硬件设计方案，分析在T-Kernel嵌入式实时操作系统下的软件实现过程，通过确定任务优先级、合理实现任务调度，使其能够实现读取电力自动抄表系统中各个节点数据的功能。

　　1 系统原理及结构

　　在远程电力自动抄表系统中，PLC技术根据命令或设置自动读出电表数据并自动上传，提高抄表速率，通常速率在2400bps。电力自动抄表系统一般由主站、集中器、采集器(或模块)等构件组成，可以对用户终端的用电状态进行采集、控制。采集器(或模块)实现用户终端电表的脉冲计数，集中器则根据主站发出的指令(如抄收、窃电检测等)循环查询采集器(或模块)的计数值(或状态)，主站由PC机构成，负责供电所所属用户终端用电的管理和监控。集中器是整个系统的通信桥梁，它接收主站命令，并按指令要求将用户端的用电状态(如用电量、用电异常等)送到上位机或对用户终端执行控制(如切断用户供电等)。

　　在同一电力传输线路中，数字电表和集中器通过R422/488接口与PLC接入控制器相连接，这样就可以将整个电网变为一个数据传输网络，集中器就可以收集各个节点的数据。

　　由于采用电力线作通信信道，不必另外架设通信电缆，节省了投资，为实现用户电能表网络化管理，以及“一户一表，抄表到户”制度提供了高效、科学的手段。数据集中器按照设定的抄表时间，每天自动采集各用户电能表的累计电量，并根据设定的抄表日自动生成各用户电能表的累计电量，系统软硬件采用模块化、多冗余设计，这样既保证了设备工作的可靠性，又使系统易于扩充和软件升级。

　　2 数据集中器的硬件设计

　　数据集中器是以嵌入式微控制器SH7145为核心的软硬件系统。SH7145是日本瑞萨科技生产的SH系列开发板中一款。SH7145板无MMI，无DSP核，使用实时地址，属于低端产品，适用于初学者。SH7145板上有：蜂鸣器，LCD，键盘，A/D转换，2个马达，BIP开关，SH7145芯片，串口插槽，E10A仿真器插口等。

　　3 系统软件设计

　　3.1 引入T-Kernel嵌入式实时操作系统 随着应用的复杂化，采用传统前后台设计方法，会显得过于复杂，实时性得不到保证，而且容易发生死锁。解决这些问题的最好方法就是采用实时操作系统。

　　T-Kernel是T-Engine的实时核心，它充分利用了在嵌入式设备领域中拥有众多业绩的ITRON成果，并引入子系统等功能，是一种实现从小型嵌入式设备到大型高级系统开发的大规模化OS。它包含了时间管理、任务间通信同步(信号量、邮箱、事件标志)、扩展同步通信和内存池管理等功能;采用T-Kernel实时操作系统可以有效地对任务进行调度;对各任务赋予不同的优先级可以保证任务及时响应，而且采用实时操作系统，降低了程序的复杂度，方便程序的开发。

　　3.2 任务的划分及调度 要完成实时多任务的各种功能，必须对任务进行划分。本程序根据各个任务的重要性和实时性，把程序分成六个具有不同优先级的任务，包括管理各个任务的启动、休眠;接收串口中断，唤醒UPDATE_TASK任务;用系统时钟模拟RTC;读取各个电表的数据自;动加入新节点;接收SHELL指令并执行。

　　通常多任务操作系统的任务不同于一般的函数，它是一个无限循环，而且没有返回值。如果没有更高优先级的任务进入就绪态，当前任务是不会放弃对CPU的使用权。为了实现操作系统的正常运行和有关事件的同步，必须正确处理任务间的通信和事件标志的设置。

　　4 结语

　　T-Kernel实时操作系统在嵌入式硬件平台的基础上，用T-Kernel实时操作系统开发应用程序有其独到之处，用户可以直接利用系统的接口函数编写自己的应用程序，不需另行开发，大大方便了用户编程，缩短了软件的开发周期，提高了开发效率。

　　SH7144, SH7145

　　The SH7144 Series single-chip RISC (Reduced Instruction Set Computer) microcomputers integrate a Renesas-original RISC CPU core with peripheral functions required for system configuration.

　　The SH7144 series CPU has a RISC-type instruction set. Most instructions can be executed in one state (one system clock cycle), which greatly improves instruction execution speed. In addition, the 32-bit internal-bus architecture enhances data processing power. With this CPU, it has become possible to assemble low cost, high performance/high-functioning systems, even for applications that were previously impossible with microcomputers, such as real-time control, which demands high speeds.

　　In addition, the SH7144 series includes on-chip peripheral functions necessary for system configuration, such as a direct memory access controller (DMAC), large-capacity ROM and RAM, timers, a serial communication interface (SCI), an A/D converter, an interrupt controller (INTC), and I/O ports. As an option, an I2C bus interface can also be incorporated.

　　ROM and SRAM can be directly connected to the SH7144 MCU by means of an external memory access support function. This greatly reduces system cost.

　　There are two versions of on-chip ROM: F-ZTAT™* (Flexible Zero Turn Around Time) that includes flash memory, and mask ROM. The flash memory can be programmed with a programmer that supports SH7144 series programming, and can also be programmed and erased by software. This enables LSI chip to be re-programmed at a user-site while mounted on a board.

　　Note: * F-ZTAT™ is a registered trademark of Renesas, Ltd.

　　Key Features:

　　CPU core

　　SH-2 (Renesas's proprietary SuperH 32 bits RISC)

　　Maximum operating frequency 50 MHz 3.3 V operation - 32 bits multiplier (32 bits x 32 bis 64 bit)

　　Built-in high capacity memory

　　ROM 256KB (mask/F-ZTAT/ROMless)

　　RAM 8KB

　　On-chip functions - Powerful 16 bits timer (MTU)

　　DMAC: 4 ch

　　DTC installed

　　A/D converter: 10 bits ,8 ch (4 ch x 2 units)

　　SCI: 4 ch

　　I2C: 1 ch (option)

　　Compatibility with SH7040 series

　　Inherited functions have compatibility

　　Built-in JTAG interface

　　SH7145芯片技术特点：

　　·与内部32位RISC (精简指令集计算机)的中央处理单元

　　·指令长度： 被改进的代码效率的16位定长

　　·装载存放建筑学(基本操作被执行在记数器之间)

　　·十六个32位通用寄存器

　　·五阶段管道

　　·在芯片乘算器： 在二(32位× 32位→ 64位)执行的增殖操作对四冲程循环

　　·-语言-针对62基本的指示的C

　　·各种各样的周边作用

　　·直接存储器存取控制器(DMAC)

　　·数据传送控制器(DTC)

　　·多功能定时器或脉冲单位(MTU)

　　·比较比赛定时器(CMT)

　　·监视时钟(WDT)

　　·异步或被计时的同步串行通信接口(SCI)

　　·I2C总线接口(IIC) *

　　·10位A/D交换器

　　·时钟脉冲发电器

　　·用户断裂控制器(UBC)

　　·用户调试接口(H-UDI) *

　　·高级用户调试器(AUD) *