0 卖盘信息
BOM询价
您现在的位置: 首页 > 电子资讯 >技术信息 > 直接数字合成技术在无线系统中的应用

直接数字合成技术在无线系统中的应用

来源: 捷配电子网
2019-03-15
类别:技术信息
eye 167
文章创建人 拍明

原标题:直接数字合成技术在无线系统中的应用

  

  直接数字合成(DDS)是一种用于生成任意频率波形的技术,其输出可以轻松地转换或调谐到另一个频率或相位,而不会出现不连续,相移或其他伪影。它用于无线系统中的调谐和频率控制,无线系统必须扫描各种频率,或支持无线通信系统,频率捷变雷达和时域反射计(TDR)等应用中的许多离散信道。 DDS是其他合成技术(如锁相环(PLL)和FPGA + DAC)的有吸引力的替代方案,因为它在许多应用中具有更小的占位面积,更低的功耗和更低的成本,可提供卓越的性能。

  DDS的原理

  DDS是一种生成不使用任何传统“振荡器”方法的波形的技术。相反,它使用数字存储器和缓冲器与数字/模拟转换器输出级结合,合成或创建波形的幅度与时间点。此外,DDS输出不必是正弦波;它可以是三角形,正方形或任何其他波形。请注意,尽管我们将其视为频率合成器,但DDS的许多概念都以“相位”为中心。这不是问题,因为相位和频率密切相关;频率是相位的时间变化率(微分),相反,相位是频率的时间积分。

  DDS系统中有三个主要功能模块(图1),一个累加器(由相位寄存器和求和点组成),一个相位数字转换器(一个存储器模块也称为相位到幅度)转换器)和数字/模拟转换器(D/A转换器)。它需要一个参考频率输入(通常来自精密或晶体时钟),该参考频率输入由缩放因子分频,缩放因子本身由二进制调谐字建立,并且是累加器的输入。

  图1:DDS使用由调谐字控制的累加器来从系统时钟开发子速率时钟;然后,该衍生时钟逐步通过相位 - 幅度/数字转换器存储器,其输出驱动D/A转换器。.png

  图1:DDS使用由调谐字控制的累加器来从系统时钟开发子速率时钟;然后,该衍生时钟逐步通过相位 - 幅度/数字转换器存储器,其输出驱动D/A转换器。

  相位累加器产生与所需输出波形的相位角相对应的数字,而相位 - 数字转换器产生在该特定相位角处发生的输出幅度的瞬时数字分数。最后,D/A转换器根据相角数据的值提供模拟输出(图2)。对于正弦波输出,相位 - 数字转换器只是正弦波值的查找表,但其他表格可用于其他波形。

  图2:DDS每个阶段的数字和模拟波形显示了它如何与大多数数字电路合成输出模拟波形。.png

  图2:DDS每个阶段的数字和模拟波形显示了它如何与大多数数字电路合成输出模拟波形。

  您可以将DDS操作视为递增计数器,逐步通过相位 - 数字转换器的查找表中的条目。要更改频率,只需更改计数器增量的速率。考虑到DDS的核心是固定频率参考时钟fc,你怎么能这样做?您可以使用固定频率时钟和数字控制振荡器(NCO)来实现此目的。相位累加器按N计算,通过简单的公式产生与fc相关的频率Fout:

  相位累加器按N计算,通过简单的公式产生与fc相关的频率Fout.png

  其中M是调谐字的分辨率(24到48位,取决于DDS设计) ),N是fc的脉冲数,匹配相位累加器输出字的最小增量相位变化。因此,调谐字将输出频率定义为参考时钟频率的一部分。

  要改变相位或频率,调谐字会发生变化,输出会直接转换到新的频率/相位,而不会出现任何凸起,不连续或其他不希望的失真。因此,无论是在手机还是军用雷达干扰器中,DDS都非常适合快速,灵活的跳频。

  虽然这是一种数字技术,但D/A转换器的性能是输出纯度和整体性能的主要因素。它可能是与全数字元件分离的IC,也可能是单个更大的IC,具体取决于所需的性能,供应商的设计和工艺能力,成本和测试问题。几乎所有DDS应用都需要高分辨率,高速,高性能的D/A转换器。

  性能参数

  由于D/A转换器是关键,其规格通常会限制DDS性能。幸运的是,有许多独立的D/A转换器或单芯片DDS + D/A转换器组件具有非常好的性能,因此该技术非常有用。

  D/A转换器输出是一系列不同的振幅点,而不是平滑的正弦波(或其他波形)。对于最常见的情况,即正弦波,D/A转换器输出是一串具有正弦时间包络的脉冲。在频域中,这对应于基频和其别名(图像),具有通常的sin x/x包络(图3)。

  低通滤波器用于衰减这些图像并提高基波(基带)正弦输出的纯度。由于第一幅图像的幅度仅比基波幅度低3 dB,因此该滤波器的设计及其抑制图像的方式至关重要。遵循奈奎斯特采样标准,最大输出频率是D/A转换器输出更新速率的一半。

  图3:D/A转换器的输出具有通常的sin x/x滚降,此处显示300 MHz时钟和80 MHz正弦波输出。.png

  图3:D/A转换器的输出具有通常的sin x/x滚降,此处显示300 MHz时钟和80 MHz正弦波输出。

  关键DDS规范包括:

  无杂散动态范围(SFDR)是基波信号与输出中最强杂散信号的强度比。它是DAC输出端的最大信号分量,载波或基波的RMS值与下一个最大杂散输出(杂散)分量的RMS值之比;它通常以dBc(相对于载波的dB)来测量,通常具有60到100 dBc之间的值。

  相位噪声和抖动(各种源)在很多方面对同一误差源有两种观点,在频域(相位)或时域(抖动)。源包括参考时钟中的抖动,该抖动位于实际DDS电路之外但仍会影响最终性能。

  D/A转换器本身的性能。与其他DDS元素无关,存在线性度,量化误差和其他众所周知的转换器误差动态源的习惯问题。

  虽然不直观明显,但相位寄存器输出的任何截断都可以导致代码相关的错误。虽然二进制编码的字不会导致这种截断误差,但非二进制编码字和随后的相位噪声截断误差将在频谱中产生杂散。

  带宽影响DDS输出可以转换的速率新的频率没有失真。

  可用的DDS组件和套件

  供应商提供可用于构建DDS功能的组件,以及单IC解决方案。此外,它们还提供评估套件,简化测试和评估,同时消除与布局和PC板设计相关的问题。

  Intersil的ISL5314是一个完整的DDS功能,采用48引脚封装(图4)。它包括一个14位D/A转换器,可提供125 Msamples/s的样本更新速率。 16位NCO(DAC向下舍入为14位)由48位中心频率字,48位偏移频率字和40位串行加载调谐字的总和控制。对于快速调谐,NCO通过并行接口加载,而串行接口用于整体IC控制,以减少引脚数和封装尺寸。

  图4:Intersil的ISL5314包括一个14位D/A转换器,用于输出,采样更新速率为125 Msamples/s;它由48位中心频率字,48位偏移频率字和40位串行调谐字的总和控制。.png

  图4:Intersil的ISL5314包括一个14位D/A转换器,用于输出,采样更新速率为125 Msamples/s;它由48位中心频率字,48位偏移频率字和40位串行调谐字的总和控制。

  ADI公司的AD9952还包括一个14位D/A转换器,但对于高达200 MHz的正弦波,最高可以达到400 Msamples/s(图5)。相位噪声在1 kHz时优于̵120dBc/Hz,SFDR至少为80 dB。低功耗1.8 V IC(用于数字接口兼容性的5 V I/O)使用串行格式进行整体控制,并加载32位调谐字,以最大限度地减小封装尺寸。

  图5:ADI公司的AD9952可以在高达200 MHz的正弦波下以高达400 MSsamples/s的速率进行更新;相位噪声低于̵120dBc/Hz,而SFDR》 80 dB。.png

  图5:ADI公司的AD9952可以在高达200 MHz的正弦波下以高达400 MSsamples/s的速率进行更新;相位噪声低于̵120dBc/Hz,而SFDR》 80 dB。

  为了获得完整的性能评估,ADI公司的AD9958/PCB支持AD9958,这是一款双通道,500 Msample/s,10位DDS IC。电路板(图6)包括用于控制和测量AD9958的PC评估软件,用于连接到用于设置和评估的PC的USB接口,以及具有用于电路板控制和数据的频率扫描功能的图形用户界面(GUI)软件分析。

  图6:AD9958 DDS IC的AD9958/PCB评估板包括用户的所有相关电路,电源连接,USB接口,设置/测试/评估软件和GUI。.png

  图6:AD9958 DDS IC的AD9958/PCB评估板包括用户的所有相关电路,电源连接,USB接口,设置/测试/评估软件和GUI。


责任编辑:David

【免责声明】

1、本文内容、数据、图表等来源于网络引用或其他公开资料,版权归属原作者、原发表出处。若版权所有方对本文的引用持有异议,请联系拍明芯城(marketing@iczoom.com),本方将及时处理。

2、本文的引用仅供读者交流学习使用,不涉及商业目的。

3、本文内容仅代表作者观点,拍明芯城不对内容的准确性、可靠性或完整性提供明示或暗示的保证。读者阅读本文后做出的决定或行为,是基于自主意愿和独立判断做出的,请读者明确相关结果。

4、如需转载本方拥有版权的文章,请联系拍明芯城(marketing@iczoom.com)注明“转载原因”。未经允许私自转载拍明芯城将保留追究其法律责任的权利。

拍明芯城拥有对此声明的最终解释权。

标签: DDS FPGA DAC

相关资讯