0 卖盘信息
BOM询价
您现在的位置: 首页 > 电子资讯 >基础知识 > 德州仪器LMK04714-Q1双环时钟抖动清洁器的介绍、特性、及应用

德州仪器LMK04714-Q1双环时钟抖动清洁器的介绍、特性、及应用

来源: hqbuy
2024-01-25
类别:基础知识
eye 3
文章创建人 拍明芯城


    德州仪器LMK04714-Q1双环时钟抖动清洁器是一个高性能的时钟调节器JEDEC JESD204B/C支持空间应用。PLL2的14个时钟输出中的每一个都可以配置为驱动7个JESD204B/C转换器。德州仪器LMK04714-Q1还可以使用该器件和SYSREF时钟驱动其他逻辑器件。SYSREF可以使用直流和交流耦合来提供。由于该器件不限于JESD204B/C应用,因此14个输出可以单独配置为传统时钟系统的高性能输出。


    特性

    • AEC-Q100 1级(-40°C至125°C)

    • 3255MHz最大时钟输出频率

    • 多模式:双锁相环、单锁相环、时钟分配

    • 6GHz外部VCO或分配输入

    • 超低噪音,2500MHz

      • 54fs RMS抖动(12kHz至20MHz)

      • 64fs RMS抖动(100Hz至20MHz)

      • -157.6dBc/Hz底噪声

    • 3200MHz超低噪声

      • 61fs RMS抖动(12kHz至20MHz)

      • 67fs RMS抖动(100Hz至100MHz)

      • -156.5dBc/Hz底噪声

    • PLL2

      • 锁相环频率为-230dBc/Hz

      • 锁相环1/f为-128dBc/Hz

      • 鉴相速率高达320MHz

      • 两个集成vco: 2440MHz ~ 2600MHz和2945MHz ~ 3255MHz

    • 多达14个差分设备时钟

      • CML, LVPECL, LCPECL, HSDS, LVDS和2xLVCMOS可编程输出

    • 最多1个缓冲VCXO/XO输出

      • LVPECL, LVDS, 2xLVCMOS可编程

    • 1-1023 CLKOUT整数除法

    • 1-8191 SYSREF整数除法

    • 25ps步进模拟延迟SYSREF时钟

    • 设备时钟和SYSREF的数字延迟和动态数字延迟

    • 保持模式与PLL1

    • 0延迟与PLL1或PLL2

    • 高可靠性

      • 控制基线

      • 一个组装/测试场地

      • 1个制造地点

      • 延长产品生命周期

      • 扩展的产品更改通知

      • 产品可追溯性


    应用程序

    • 汽车雷达

    • 数据转换器时钟

    • 激光雷达


    功能框图


    责任编辑:David

    【免责声明】

    1、本文内容、数据、图表等来源于网络引用或其他公开资料,版权归属原作者、原发表出处。若版权所有方对本文的引用持有异议,请联系拍明芯城(marketing@iczoom.com),本方将及时处理。

    2、本文的引用仅供读者交流学习使用,不涉及商业目的。

    3、本文内容仅代表作者观点,拍明芯城不对内容的准确性、可靠性或完整性提供明示或暗示的保证。读者阅读本文后做出的决定或行为,是基于自主意愿和独立判断做出的,请读者明确相关结果。

    4、如需转载本方拥有版权的文章,请联系拍明芯城(marketing@iczoom.com)注明“转载原因”。未经允许私自转载拍明芯城将保留追究其法律责任的权利。

    拍明芯城拥有对此声明的最终解释权。

    相关资讯