原标题：中国初创公司针对人工智能、数据中心应用的 GPGPU 芯片

　　中国初创公司 Biren 凭借其数据中心 GPU 产品线与英伟达、AMD 和英特尔展开竞争。

　　在 Hot Chips上，中国初创公司 Biren 从隐身中脱颖而出，详细介绍了用于数据中心 AI 训练和推理的大型通用 GPU (GPGPU) 芯片。BR100 由两个相同的计算芯片组成，每个芯片采用台积电 7nm 制造，每个 537mm 2 ，外加四个采用 CoWoS 封装的 HBM2e 堆栈。

　　“我们决心制造更大的芯片，因此我们必须在封装方面发挥创意，以使 BR100 的设计在经济上可行，”Biren CEO 徐凌杰说。“BR100 的成本可以通过每瓦性能和每平方毫米性能方面更好的架构效率来衡量。”

　　BR100可以实现INT8性能的2 POPS，BF16的1 PFLOPS，或者FP32的256 TFLOPS。使用 Biren 的新 TF32+ 数字格式时，这翻了一番，达到 512 TFLOPS 的 32 位性能。GPU 还支持其他 16 位和 32 位格式，但不支持 64 位(64 位并未广泛用于科学计算之外的 AI 工作负载)。

　　中国初创公司 Biren 专注于数据中心 GPU 加速。(来源：比仁)

　　使用 小芯片进行设计意味着Biren 可以打破标线限制，但保留较小裸片带来的良率优势，从而降低成本。徐表示，与基于相同 GPU 架构的假设掩模版尺寸设计相比，两个小芯片 BR100 的性能提高了 30%(计算裸片面积扩大了 25%)，良率提高了 20%。

　　小芯片设计的另一个优点是可以使用相同的流片来制造多个产品。Biren 在其路线图中也有单芯片 BR104。

　　Biren 基于小芯片的设计意味着它可以将同一个图块用于多个 GPU 产品。(来源：比仁)

　　BR100 将采用 OCP 加速器模块 (OAM) 格式，而 BR104 将采用 PCIe 卡。Xu 表示，8 个 BR100 OAM 模块将共同组成“世界上最强大的 GPGPU 服务器，专为 AI 打造”。该公司还与 OEM 和 ODM 合作。

　　可玩千万亿次

　　Biren 首席技术官 Mike Hong 表示，小芯片之间的高速串行链路提供 896 GB/s 的双向带宽，这允许两个计算块像一个 SoC 一样运行。

　　除了其 GPU 架构，Biren 还开发了一种名为 BLink 的专用 412-GB/s 芯片到芯片(BR100 到 BR100)互连，每个芯片有八个 BLink 端口。这用于连接到服务器节点中的其他 BR100。

　　每个计算块都有 16 个流处理器集群 (SPC)，通过片上 2D 网状网络 (NOC) 连接。NOC 具有数据并行或模型并行操作的多任务处理能力。

　　Biren 的两个计算芯片通过具有近 900-GB/s 带宽的高速串行接口连接，允许它们像单个 SoC 一样运行。(来源：比仁)

　　每个 SPC 有 16 个执行单元 (EU)，它们可以拆分为四个、八个或 16 个 EU 的计算单元 (CU)。

　　每个 EU 有 16 个流处理核心(V-cores)和一个张量核心(T-core)。V 核是通用 SIMT 处理器，具有用于 通用计算的全套ISA——它们处理数据预处理、处理 Batch Norm 和 ReLU 等操作，并管理 T 核。T 核加速矩阵乘法和加法以及卷积——这些运算构成了典型深度学习工作负载的大部分。

　　Biren 的执行单元每个都使用 16 个通用核心和一个张量核心。(来源：比仁)

　　Biren 还发明了自己的数字格式 E8M15，它称之为 TF32+。此格式适用于 AI 培训;它具有与 Nvidia 的 TF32 格式相同大小的指数(相同的动态范围)，但多了 5 位尾数(换句话说，它更精确 5 位)。这意味着 BF16 乘法器可以重复用于 TF32+，从而简化了 T 核的设计。

　　徐表示，该公司已经向下一轮 MLPerf 推理分数提交了结果，该分数应该会在未来几周内发布。

　　本文最初发表于 EE Times。

　　Sally Ward-Foxton 为 EETimes.com 报道 AI 技术和相关问题，并为 EETimes Europe 杂志报道欧洲产业的方方面面。Sally 在英国伦敦花费了超过 15 年的时间撰写有关电子行业的文章。她为电子设计、ECN、Electronic Specifier: Design、Components in Electronics 等撰写文章。她拥有剑桥大学电气和电子工程硕士学位。