近日，加利福尼亚大学圣地亚哥分校(University of California San Diego)的工程师利用超材料(metamaterials)研发出世界上首个无半导体的光控微电子器件，该电子器件仅在低电压、低功率激光的激发下，导电性能相比传统增加10倍。该技术有利于制造更快、更高功率的微电子器件，并有望制造更高效的太阳能电池板。

　　该研究发表于11月4日的国际期刊《Nature Communications》。

　　无半导体电子器件。图片来源：UCSan Diego Applied Electromagnetics Group

　　现有的传统微电子器件，如晶体管等，其性能最终都会受到其构成材料性能的限制。例如，半导体本身的性质限制了器件的导电性或电子流。因为半导体有所谓的带隙，这就意味着需要施加一定的外部能量来促使电子跃过带隙。此外，电子速度也是有限制的，因为当电子通过半导体时，总是会与半导体内部的原子发生相互碰撞。

　　UC San Diego电气工程学教授丹·西文皮珀(Dan Sievenpiper)带领的应用电磁学小组(AppliedElectromagnetics Group)探索了利用空间自由电子替代半导体的方法来克服传统电子器件的局限性。该研究的第一作者易卜拉辛·佛拉狄(EbrahimForati)说：“并且，我们希望在微观上实现。“

　　然而，从材料中释放电子的过程很有挑战性。这个过程要么需要施加高电压(至少100伏特)以及大功率紫外激光，要么需要极高的温度(超过1000华氏温度)，这在微米和纳米级的电子器件上是不切实际的。

　　无半导体微电子器件(左上)及其上的Au超颖表面(右上，下)的扫描电子显微镜(SEM)图像。图片来源：UC San Diego Applied Electromagnetics Group

　　为了应对这一挑战，西文皮珀团队设计了一个可以从材料中释放电子的光电放射微型器件，并且释放条件并没那么苛刻。

　　该器件由硅片基底、二氧化硅隔层以及顶部一层称为“超颖表面”(metasurface)的工程表面组成。超颖表面由平行的条状Au(金)阵列以及其上的蘑菇状Au纳米结构阵列组成。

　　Au超颖表面的设计目的是，当同时施加直流低电压(低于10伏特)以及低功率红外激光时，超颖表面会产生具有高强度电场的“热点”(hot spots)，这些“热点”的能量足以将电子从金属中“拉”出来，从而释放自由电子。

　　器件测试结果显示，其导电率增强了10倍之多。易卜拉辛说：“这意味着可以操控更多的自由电子”。

　　西文皮珀说： “当然，这并不会取代所有的半导体器件，但是对于某些特定应用来说，这可能是最佳方案，比如高频率或高功率器件等。”

　　研究者称，目前这个特殊的Au超颖表面只是概念验证性设计，针对不同类型的微电子器件，还需要进行不同超颖表面的设计及优化。研究者称，下一步还需了解这些器件的扩展性以及其性能的局限性。”

　　除了电子器件应用方面，该团队还在探索这项技术的其他应用，例如光化学，光催化等，以期能够实现新型光伏器件或环境应用器件。

    复旦研制新型微电子器件半浮栅晶体管 有望提速CPU

    复旦大学微电子学院副院长、国家02重大专项总体组专家张卫教授领衔的科研团队研制出一种新型的微电子器件——半浮栅晶体管(SFGT)，可让数据擦写更容易、速度更快，操作电压更低，为设计低功耗芯片奠定了基础。相关研究成果刊登于8月8日出版的《科学》杂志上。这是我国科学家在该杂志上发表的第一篇微电子器件方面的论文。

　　据介绍，张卫教授团队长期从事集成电路工艺和半导体器件的研究。这一成果被业内学者称为将可能改变近年来IT业界所担忧的问题:技术的发展将使摩尔定律达到极限无法再突破。这也被认为是中国微电子产业的一个新机遇，有可能改变目前国内的芯片行业。

　　据团队成员王鹏飞教授介绍，金属-氧化物-半导体场效应晶体管(MOSFET)是目前集成电路中的主流器件，根据摩尔定律，芯片上的晶体管特征尺寸在不断地缩小，使得芯片上的晶体管数量每隔18个月便会增加一倍。过去几十年工艺的进步让MOSFET晶体管的尺寸不断缩小，越来越接近其物理极限。集成度的增加使得芯片功耗密度太大而面临散热困难。因此，业界一直尝试在材料和电路设计方面有所突破，同时积极寻找基于新结构和新原理的晶体管，突破现有的技术瓶颈。

　　半浮栅晶体管的前瞻研究就在这种情况下展开。复旦大学的团队巧妙地把隧穿晶体管(TFET)和浮栅晶体管相结合，构成了一种全新的“半浮栅”结构的器件，称为半浮栅晶体管(SFGT)。这种晶体管的“数据”擦写更加容易、迅速，而且整个过程都可以在低电压条件下完成，为实现芯片低功耗运行创造了条件。

　　半浮栅晶体管在CPU的高速缓存(Cache)、DRAM和CMOS图像传感器等领域有很好的应用前景，且优势明显。比如CPU的高速缓存，现在通常采用6个MOS晶体管构成一个存储单元(SRAM)，集成度低，占用面积大。在28nm英特尔XeonCPU中约一半的面积被迫交给缓存占用，极大地浪费了资源。如果采用复旦大学发明的半浮栅晶体管设计缓存电路，则单个晶体管即可构成一个存储单元，速度与传统6个MOS晶体管的SRAM存储单元相当，但缓存占用的面积可以缩减为原来的十分之一，且降低了功耗。